    8  (   (            
                                                        H   gumstix,omap3-overo-chestnut43 gumstix,omap3-overo ti,omap3430 ti,omap3          &         %   7OMAP35xx Gumstix Overo on Chestnut43       chosen        aliases          =/ocp/i2c@48070000            B/ocp/i2c@48072000            G/ocp/i2c@48060000            L/ocp/serial@4806a000             T/ocp/serial@4806c000             \/ocp/serial@49020000             d/display@0        memory           mmemory           y              cpus                                 cpu@0            arm,cortex-a8            mcpu          y             }            cpu                 (    H  А g8   O dp ` 	' p         pmu          arm,cortex-a8-pmu            yT                           debugss       soc          ti,omap-infra      mpu          ti,omap3-mpu             mpu       iva       
   ti,iva2.2            iva    dsp          ti,omap3-c64                ocp          ti,omap3-l3-smx simple-bus           yh                  	   
                                            l3_main    l4@48000000          ti,omap3-l4-core simple-bus                                       H         scm@2000             ti,omap3-scm simple-bus          y                                                         pinmux@30             ti,omap3-padconf pinctrl-single          y   0  8                                                                              ,default         :           D           J      pinmux_uart2_pins            R  <    >     @     B          D           J         pinmux_i2c1_pins            R                  D           J         pinmux_mmc1_pins          0  R                                D           J         pinmux_mmc2_pins          0  R  (    *    ,    .    0    2          D           J         pinmux_w3cbw003c_pins           R        l           D  	        J  	      pinmux_hsusb2_pins        @  R                                          D           J         pinmux_twl4030_pins         R    A        D           J         pinmux_i2c3_pins            R                  D           J         pinmux_uart3_pins           R  n     p            D           J         pinmux_dss_dpi_pins         R                                                                                                                                                                                                            D           J         pinmux_lte430_pins          R  D           D          J        pinmux_backlight_pins           R  F           D          J        pinmux_mcspi1_pins           R                            D           J         pinmux_ads7846_pins         R            D           J            scm_conf@270             syscon simple-bus            y  p  0                                        p  0        D           J      pbias_regulator          ti,pbias-omap3 ti,pbias-omap             y             f      pbias_mmc_omap2430          mpbias_mmc_omap2430          | w@         -        D           J            clocks                               mcbsp5_mux_fck                       ti,composite-mux-clock           }                          y   h        D           J         mcbsp5_fck                       ti,composite-clock           }            mcbsp1_mux_fck                       ti,composite-mux-clock           }                          y           D   
        J   
      mcbsp1_fck                       ti,composite-clock           }   	   
      mcbsp2_mux_fck                       ti,composite-mux-clock           }                          y           D           J         mcbsp2_fck                       ti,composite-clock           }            mcbsp3_mux_fck                       ti,composite-mux-clock           }               y   h        D           J         mcbsp3_fck                       ti,composite-clock           }            mcbsp4_mux_fck                       ti,composite-mux-clock           }                          y   h        D           J         mcbsp4_fck                       ti,composite-clock           }                  clockdomains          pinmux@a00            ti,omap3-padconf pinctrl-single          y  
    \                                                                         pinmux_twl4030_vpins             R                                   D           J                  aes@480c5000             ti,omap3-aes             aes          yHP    P                           A      B        tx rx         prm@48306000             ti,omap3-prm             yH0`   @                clocks                               virt_16_8m_ck                        fixed-clock          Y         D           J         osc_sys_ck                       ti,mux-clock             }                           y  @        D           J         sys_ck                       ti,divider-clock             }                                  y  p                 D           J         sys_clkout1                      ti,gate-clock            }            y  p                 dpll3_x2_ck                      fixed-factor-clock           }                               dpll3_m2x2_ck                        fixed-factor-clock           }                                 D           J         dpll4_x2_ck                      fixed-factor-clock           }                               corex2_fck                       fixed-factor-clock           }                                 D           J         wkup_l4_ick                      fixed-factor-clock           }                                 D   N        J   N      corex2_d3_fck                        fixed-factor-clock           }                                 D           J         corex2_d5_fck                        fixed-factor-clock           }                                 D           J            clockdomains             cm@48004000          ti,omap3-cm          yH @   @    clocks                               dummy_apb_pclk                       fixed-clock                   omap_32k_fck                         fixed-clock                    D   @        J   @      virt_12m_ck                      fixed-clock                   D           J         virt_13m_ck                      fixed-clock          ]@        D           J         virt_19200000_ck                         fixed-clock         $         D           J         virt_26000000_ck                         fixed-clock                 D           J         virt_38_4m_ck                        fixed-clock         I         D           J         dpll4_ck                         ti,omap3-dpll-per-clock          }               y        D  0        D           J         dpll4_m2_ck                      ti,divider-clock             }              ?         y  H                 D            J          dpll4_m2x2_mul_ck                        fixed-factor-clock           }                                  D   !        J   !      dpll4_m2x2_ck                        ti,gate-clock            }   !                    y                    D   "        J   "      omap_96m_alwon_fck                       fixed-factor-clock           }   "                              D   )        J   )      dpll3_ck                         ti,omap3-dpll-core-clock             }               y        @  0        D           J         dpll3_m3_ck                      ti,divider-clock             }                                  y  @                 D   #        J   #      dpll3_m3x2_mul_ck                        fixed-factor-clock           }   #                              D   $        J   $      dpll3_m3x2_ck                        ti,gate-clock            }   $                    y                    D   %        J   %      emu_core_alwon_ck                        fixed-factor-clock           }   %                              D   b        J   b      sys_altclk                       fixed-clock                     D   .        J   .      mcbsp_clks                       fixed-clock                     D           J         dpll3_m2_ck                      ti,divider-clock             }                                  y  @                 D           J         core_ck                      fixed-factor-clock           }                                 D   &        J   &      dpll1_fck                        ti,divider-clock             }   &                               y  	@                 D   '        J   '      dpll1_ck                         ti,omap3-dpll-clock          }      '         y  	  	$  	@  	4        D           J         dpll1_x2_ck                      fixed-factor-clock           }                                 D   (        J   (      dpll1_x2m2_ck                        ti,divider-clock             }   (                    y  	D                 D   <        J   <      cm_96m_fck                       fixed-factor-clock           }   )                              D   *        J   *      omap_96m_fck                         ti,mux-clock             }   *                       y  @        D   E        J   E      dpll4_m3_ck                      ti,divider-clock             }                                   y  @                 D   +        J   +      dpll4_m3x2_mul_ck                        fixed-factor-clock           }   +                              D   ,        J   ,      dpll4_m3x2_ck                        ti,gate-clock            }   ,                    y                    D   -        J   -      omap_54m_fck                         ti,mux-clock             }   -   .                    y  @        D   8        J   8      cm_96m_d2_fck                        fixed-factor-clock           }   *                              D   /        J   /      omap_48m_fck                         ti,mux-clock             }   /   .                    y  @        D   0        J   0      omap_12m_fck                         fixed-factor-clock           }   0                              D   G        J   G      dpll4_m4_ck                      ti,divider-clock             }                        y  @                 D   1        J   1      dpll4_m4x2_mul_ck                        ti,fixed-factor-clock            }   1        2           @            M        D   2        J   2      dpll4_m4x2_ck                        ti,gate-clock            }   2                    y                     M        D           J         dpll4_m5_ck                      ti,divider-clock             }              ?         y  @                 D   3        J   3      dpll4_m5x2_mul_ck                        ti,fixed-factor-clock            }   3        2           @            M        D   4        J   4      dpll4_m5x2_ck                        ti,gate-clock            }   4                    y                     M        D   j        J   j      dpll4_m6_ck                      ti,divider-clock             }                         ?         y  @                 D   5        J   5      dpll4_m6x2_mul_ck                        fixed-factor-clock           }   5                              D   6        J   6      dpll4_m6x2_ck                        ti,gate-clock            }   6                    y                    D   7        J   7      emu_per_alwon_ck                         fixed-factor-clock           }   7                              D   c        J   c      clkout2_src_gate_ck                       ti,composite-no-wait-gate-clock          }   &                    y  p        D   9        J   9      clkout2_src_mux_ck                       ti,composite-mux-clock           }   &      *   8         y  p        D   :        J   :      clkout2_src_ck                       ti,composite-clock           }   9   :        D   ;        J   ;      sys_clkout2                      ti,divider-clock             }   ;                      @         y  p         `      mpu_ck                       fixed-factor-clock           }   <                              D   =        J   =      arm_fck                      ti,divider-clock             }   =         y  	$                 emu_mpu_alwon_ck                         fixed-factor-clock           }   =                              D   d        J   d      l3_ick                       ti,divider-clock             }   &                    y  
@                 D   >        J   >      l4_ick                       ti,divider-clock             }   >                               y  
@                 D   ?        J   ?      rm_ick                       ti,divider-clock             }   ?                               y  @               gpt10_gate_fck                       ti,composite-gate-clock          }                       y  
         D   A        J   A      gpt10_mux_fck                        ti,composite-mux-clock           }   @                       y  
@        D   B        J   B      gpt10_fck                        ti,composite-clock           }   A   B      gpt11_gate_fck                       ti,composite-gate-clock          }                       y  
         D   C        J   C      gpt11_mux_fck                        ti,composite-mux-clock           }   @                       y  
@        D   D        J   D      gpt11_fck                        ti,composite-clock           }   C   D      core_96m_fck                         fixed-factor-clock           }   E                              D           J         mmchs2_fck                       ti,wait-gate-clock           }            y  
                    D           J         mmchs1_fck                       ti,wait-gate-clock           }            y  
                    D           J         i2c3_fck                         ti,wait-gate-clock           }            y  
                    D           J         i2c2_fck                         ti,wait-gate-clock           }            y  
                    D           J         i2c1_fck                         ti,wait-gate-clock           }            y  
                    D           J         mcbsp5_gate_fck                      ti,composite-gate-clock          }              
         y  
         D           J         mcbsp1_gate_fck                      ti,composite-gate-clock          }              	         y  
         D   	        J   	      core_48m_fck                         fixed-factor-clock           }   0                              D   F        J   F      mcspi4_fck                       ti,wait-gate-clock           }   F         y  
                    D           J         mcspi3_fck                       ti,wait-gate-clock           }   F         y  
                    D           J         mcspi2_fck                       ti,wait-gate-clock           }   F         y  
                    D           J         mcspi1_fck                       ti,wait-gate-clock           }   F         y  
                    D           J         uart2_fck                        ti,wait-gate-clock           }   F         y  
                    D           J         uart1_fck                        ti,wait-gate-clock           }   F         y  
                    D           J         core_12m_fck                         fixed-factor-clock           }   G                              D   H        J   H      hdq_fck                      ti,wait-gate-clock           }   H         y  
                    D           J         core_l3_ick                      fixed-factor-clock           }   >                              D   I        J   I      sdrc_ick                         ti,wait-gate-clock           }   I         y  
                   D           J         gpmc_fck                         fixed-factor-clock           }   I                            core_l4_ick                      fixed-factor-clock           }   ?                              D   J        J   J      mmchs2_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         mmchs1_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         hdq_ick                      ti,omap3-interface-clock             }   J         y  
                   D           J         mcspi4_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         mcspi3_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         mcspi2_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         mcspi1_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         i2c3_ick                         ti,omap3-interface-clock             }   J         y  
                   D           J         i2c2_ick                         ti,omap3-interface-clock             }   J         y  
                   D           J         i2c1_ick                         ti,omap3-interface-clock             }   J         y  
                   D           J         uart2_ick                        ti,omap3-interface-clock             }   J         y  
                   D           J         uart1_ick                        ti,omap3-interface-clock             }   J         y  
                   D           J         gpt11_ick                        ti,omap3-interface-clock             }   J         y  
                   D           J         gpt10_ick                        ti,omap3-interface-clock             }   J         y  
                   D           J         mcbsp5_ick                       ti,omap3-interface-clock             }   J         y  
           
        D           J         mcbsp1_ick                       ti,omap3-interface-clock             }   J         y  
           	        D           J         omapctrl_ick                         ti,omap3-interface-clock             }   J         y  
                   D           J         dss_tv_fck                       ti,gate-clock            }   8         y                      D           J         dss_96m_fck                      ti,gate-clock            }   E         y                      D           J         dss2_alwon_fck                       ti,gate-clock            }            y                      D           J         dummy_ck                         fixed-clock                   gpt1_gate_fck                        ti,composite-gate-clock          }                        y           D   K        J   K      gpt1_mux_fck                         ti,composite-mux-clock           }   @            y  @        D   L        J   L      gpt1_fck                         ti,composite-clock           }   K   L      aes2_ick                         ti,omap3-interface-clock             }   J                    y  
        D           J         wkup_32k_fck                         fixed-factor-clock           }   @                              D   M        J   M      gpio1_dbck                       ti,gate-clock            }   M         y                      D           J         sha12_ick                        ti,omap3-interface-clock             }   J         y  
                   D           J         wdt2_fck                         ti,wait-gate-clock           }   M         y                      D           J         wdt2_ick                         ti,omap3-interface-clock             }   N         y                     D           J         wdt1_ick                         ti,omap3-interface-clock             }   N         y                     D           J         gpio1_ick                        ti,omap3-interface-clock             }   N         y                     D           J         omap_32ksync_ick                         ti,omap3-interface-clock             }   N         y                     D           J         gpt12_ick                        ti,omap3-interface-clock             }   N         y                     D           J         gpt1_ick                         ti,omap3-interface-clock             }   N         y                      D           J         per_96m_fck                      fixed-factor-clock           }   )                              D           J         per_48m_fck                      fixed-factor-clock           }   0                              D   O        J   O      uart3_fck                        ti,wait-gate-clock           }   O         y                      D           J         gpt2_gate_fck                        ti,composite-gate-clock          }                       y           D   P        J   P      gpt2_mux_fck                         ti,composite-mux-clock           }   @            y  @        D   Q        J   Q      gpt2_fck                         ti,composite-clock           }   P   Q      gpt3_gate_fck                        ti,composite-gate-clock          }                       y           D   R        J   R      gpt3_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   S        J   S      gpt3_fck                         ti,composite-clock           }   R   S      gpt4_gate_fck                        ti,composite-gate-clock          }                       y           D   T        J   T      gpt4_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   U        J   U      gpt4_fck                         ti,composite-clock           }   T   U      gpt5_gate_fck                        ti,composite-gate-clock          }                       y           D   V        J   V      gpt5_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   W        J   W      gpt5_fck                         ti,composite-clock           }   V   W      gpt6_gate_fck                        ti,composite-gate-clock          }                       y           D   X        J   X      gpt6_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   Y        J   Y      gpt6_fck                         ti,composite-clock           }   X   Y      gpt7_gate_fck                        ti,composite-gate-clock          }                       y           D   Z        J   Z      gpt7_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   [        J   [      gpt7_fck                         ti,composite-clock           }   Z   [      gpt8_gate_fck                        ti,composite-gate-clock          }              	         y           D   \        J   \      gpt8_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   ]        J   ]      gpt8_fck                         ti,composite-clock           }   \   ]      gpt9_gate_fck                        ti,composite-gate-clock          }              
         y           D   ^        J   ^      gpt9_mux_fck                         ti,composite-mux-clock           }   @                       y  @        D   _        J   _      gpt9_fck                         ti,composite-clock           }   ^   _      per_32k_alwon_fck                        fixed-factor-clock           }   @                              D   `        J   `      gpio6_dbck                       ti,gate-clock            }   `         y                      D           J         gpio5_dbck                       ti,gate-clock            }   `         y                      D           J         gpio4_dbck                       ti,gate-clock            }   `         y                      D           J         gpio3_dbck                       ti,gate-clock            }   `         y                      D           J         gpio2_dbck                       ti,gate-clock            }   `         y                      D           J         wdt3_fck                         ti,wait-gate-clock           }   `         y                      D           J         per_l4_ick                       fixed-factor-clock           }   ?                              D   a        J   a      gpio6_ick                        ti,omap3-interface-clock             }   a         y                     D           J         gpio5_ick                        ti,omap3-interface-clock             }   a         y                     D           J         gpio4_ick                        ti,omap3-interface-clock             }   a         y                     D           J         gpio3_ick                        ti,omap3-interface-clock             }   a         y                     D           J         gpio2_ick                        ti,omap3-interface-clock             }   a         y                     D           J         wdt3_ick                         ti,omap3-interface-clock             }   a         y                     D           J         uart3_ick                        ti,omap3-interface-clock             }   a         y                     D           J         uart4_ick                        ti,omap3-interface-clock             }   a         y                     D           J         gpt9_ick                         ti,omap3-interface-clock             }   a         y             
        D           J         gpt8_ick                         ti,omap3-interface-clock             }   a         y             	        D           J         gpt7_ick                         ti,omap3-interface-clock             }   a         y                     D           J         gpt6_ick                         ti,omap3-interface-clock             }   a         y                     D           J         gpt5_ick                         ti,omap3-interface-clock             }   a         y                     D           J         gpt4_ick                         ti,omap3-interface-clock             }   a         y                     D           J         gpt3_ick                         ti,omap3-interface-clock             }   a         y                     D           J         gpt2_ick                         ti,omap3-interface-clock             }   a         y                     D           J         mcbsp2_ick                       ti,omap3-interface-clock             }   a         y                      D           J         mcbsp3_ick                       ti,omap3-interface-clock             }   a         y                     D           J         mcbsp4_ick                       ti,omap3-interface-clock             }   a         y                     D           J         mcbsp2_gate_fck                      ti,composite-gate-clock          }                        y           D           J         mcbsp3_gate_fck                      ti,composite-gate-clock          }                       y           D           J         mcbsp4_gate_fck                      ti,composite-gate-clock          }                       y           D           J         emu_src_mux_ck                       ti,mux-clock             }      b   c   d         y  @        D   e        J   e      emu_src_ck                       ti,clkdm-gate-clock          }   e        D   f        J   f      pclk_fck                         ti,divider-clock             }   f                               y  @               pclkx2_fck                       ti,divider-clock             }   f                               y  @               atclk_fck                        ti,divider-clock             }   f                               y  @               traceclk_src_fck                         ti,mux-clock             }      b   c   d                    y  @        D   g        J   g      traceclk_fck                         ti,divider-clock             }   g                               y  @               secure_32k_fck                       fixed-clock                    D   h        J   h      gpt12_fck                        fixed-factor-clock           }   h                            wdt1_fck                         fixed-factor-clock           }   h                            security_l4_ick2                         fixed-factor-clock           }   ?                              D   i        J   i      aes1_ick                         ti,omap3-interface-clock             }   i                    y  
      rng_ick                      ti,omap3-interface-clock             }   i         y  
                 sha11_ick                        ti,omap3-interface-clock             }   i         y  
                 des1_ick                         ti,omap3-interface-clock             }   i         y  
                  cam_mclk                         ti,gate-clock            }   j                     y            M      cam_ick                   !   ti,omap3-no-wait-interface-clock             }   ?         y                      D           J         csi2_96m_fck                         ti,gate-clock            }            y                      D           J         security_l3_ick                      fixed-factor-clock           }   >                              D   k        J   k      pka_ick                      ti,omap3-interface-clock             }   k         y  
                 icr_ick                      ti,omap3-interface-clock             }   J         y  
                 des2_ick                         ti,omap3-interface-clock             }   J         y  
                 mspro_ick                        ti,omap3-interface-clock             }   J         y  
                 mailboxes_ick                        ti,omap3-interface-clock             }   J         y  
                 ssi_l4_ick                       fixed-factor-clock           }   ?                              D   r        J   r      sr1_fck                      ti,wait-gate-clock           }            y                    sr2_fck                      ti,wait-gate-clock           }            y                    sr_l4_ick                        fixed-factor-clock           }   ?                            dpll2_fck                        ti,divider-clock             }   &                               y   @                 D   l        J   l      dpll2_ck                         ti,omap3-dpll-clock          }      l         y      $   @   4         v                          D   m        J   m      dpll2_m2_ck                      ti,divider-clock             }   m                    y   D                 D   n        J   n      iva2_ck                      ti,wait-gate-clock           }   n         y                        D           J         modem_fck                        ti,omap3-interface-clock             }            y  
                    D           J         sad2d_ick                        ti,omap3-interface-clock             }   >         y  
                   D           J         mad2d_ick                        ti,omap3-interface-clock             }   >         y  
                   D           J         mspro_fck                        ti,wait-gate-clock           }            y  
                  ssi_ssr_gate_fck_3430es2                          ti,composite-no-wait-gate-clock          }                        y  
         D   o        J   o      ssi_ssr_div_fck_3430es2                      ti,composite-divider-clock           }                       y  
@      $                                        D   p        J   p      ssi_ssr_fck_3430es2                      ti,composite-clock           }   o   p        D   q        J   q      ssi_sst_fck_3430es2                      fixed-factor-clock           }   q                              D          J        hsotgusb_ick_3430es2                      "   ti,omap3-hsotgusb-interface-clock            }   I         y  
                   D           J         ssi_ick_3430es2                      ti,omap3-ssi-interface-clock             }   r         y  
                    D          J        usim_gate_fck                        ti,composite-gate-clock          }   E           	         y           D   }        J   }      sys_d2_ck                        fixed-factor-clock           }                                 D   t        J   t      omap_96m_d2_fck                      fixed-factor-clock           }   E                              D   u        J   u      omap_96m_d4_fck                      fixed-factor-clock           }   E                              D   v        J   v      omap_96m_d8_fck                      fixed-factor-clock           }   E                              D   w        J   w      omap_96m_d10_fck                         fixed-factor-clock           }   E                      
        D   x        J   x      dpll5_m2_d4_ck                       fixed-factor-clock           }   s                              D   y        J   y      dpll5_m2_d8_ck                       fixed-factor-clock           }   s                              D   z        J   z      dpll5_m2_d16_ck                      fixed-factor-clock           }   s                              D   {        J   {      dpll5_m2_d20_ck                      fixed-factor-clock           }   s                              D   |        J   |      usim_mux_fck                         ti,composite-mux-clock        (   }      t   u   v   w   x   y   z   {   |                    y  @                 D   ~        J   ~      usim_fck                         ti,composite-clock           }   }   ~      usim_ick                         ti,omap3-interface-clock             }   N         y             	        D           J         dpll5_ck                         ti,omap3-dpll-clock          }               y    $  L  4         v                 D           J         dpll5_m2_ck                      ti,divider-clock             }                       y  P                 D   s        J   s      sgx_gate_fck                         ti,composite-gate-clock          }   &                    y           D           J         core_d3_ck                       fixed-factor-clock           }   &                              D           J         core_d4_ck                       fixed-factor-clock           }   &                              D           J         core_d6_ck                       fixed-factor-clock           }   &                              D           J         omap_192m_alwon_fck                      fixed-factor-clock           }   "                              D           J         core_d2_ck                       fixed-factor-clock           }   &                              D           J         sgx_mux_fck                      ti,composite-mux-clock            }            *                     y  @        D           J         sgx_fck                      ti,composite-clock           }            sgx_ick                      ti,wait-gate-clock           }   >         y                      D           J         cpefuse_fck                      ti,gate-clock            }            y  
                    D           J         ts_fck                       ti,gate-clock            }   @         y  
                   D           J         usbtll_fck                       ti,wait-gate-clock           }   s         y  
                   D           J         usbtll_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         mmchs3_ick                       ti,omap3-interface-clock             }   J         y  
                   D           J         mmchs3_fck                       ti,wait-gate-clock           }            y  
                    D           J         dss1_alwon_fck_3430es2                       ti,dss-gate-clock            }                        y            M        D           J         dss_ick_3430es2                      ti,omap3-dss-interface-clock             }   ?         y                      D           J         usbhost_120m_fck                         ti,gate-clock            }   s         y                      D           J         usbhost_48m_fck                      ti,dss-gate-clock            }   0         y                       D           J         usbhost_ick                      ti,omap3-dss-interface-clock             }   ?         y                      D           J            clockdomains       core_l3_clkdm            ti,clockdomain           }            dpll3_clkdm          ti,clockdomain           }         dpll1_clkdm          ti,clockdomain           }         per_clkdm            ti,clockdomain        h   }                                                                                    emu_clkdm            ti,clockdomain           }   f      dpll4_clkdm          ti,clockdomain           }         wkup_clkdm           ti,clockdomain        $   }                                 dss_clkdm            ti,clockdomain           }                     core_l4_clkdm            ti,clockdomain           }                                                                                                                     cam_clkdm            ti,clockdomain           }            iva2_clkdm           ti,clockdomain           }         dpll2_clkdm          ti,clockdomain           }   m      d2d_clkdm            ti,clockdomain           }               dpll5_clkdm          ti,clockdomain           }         sgx_clkdm            ti,clockdomain           }         usbhost_clkdm            ti,clockdomain           }                     counter@48320000             ti,omap-counter32k           yH2               counter_32k       interrupt-controller@48200000            ti,omap3-intc                                  yH              D           J         dma-controller@48056000       "   ti,omap3630-sdma ti,omap3430-sdma            yH`                                                           `        D           J         gpio@48310000            ti,omap3-gpio            yH1                          gpio1                                                              D          J        gpio@49050000            ti,omap3-gpio            yI                          gpio2                                                     D          J        gpio@49052000            ti,omap3-gpio            yI                          gpio3                                                   gpio@49054000            ti,omap3-gpio            yI@                          gpio4                                                     D           J         gpio@49056000            ti,omap3-gpio            yI`                !         gpio5                                                     D          J        gpio@49058000            ti,omap3-gpio            yI                "         gpio6                                                     D           J         serial@4806a000          ti,omap3-uart            yH                   H              1      2        tx rx            uart1           l       serial@4806c000          ti,omap3-uart            yH                  I              3      4        tx rx            uart2           l         ,default         :         serial@49020000          ti,omap3-uart            yI                   J     n              5      6        tx rx            uart3           l         ,default         :         i2c@48070000             ti,omap3-i2c             yH                 8                            tx rx                                      i2c1            ,default         :            '@   twl@48           y   H                     &            ti,twl4030                                ,default         :         audio            ti,twl4030-audio       codec            rtc          ti,twl4030-rtc                    bci          ti,twl4030-bci              	                    watchdog             ti,twl4030-wdt        regulator-vaux1          ti,twl4030-vaux1          regulator-vaux2          ti,twl4030-vaux2          regulator-vaux3          ti,twl4030-vaux3          regulator-vaux4          ti,twl4030-vaux4          regulator-vdd1           ti,twl4030-vdd1         | 	'                regulator-vdac           ti,twl4030-vdac         | w@         w@      regulator-vio            ti,twl4030-vio        regulator-vintana1           ti,twl4030-vintana1       regulator-vintana2           ti,twl4030-vintana2       regulator-vintdig            ti,twl4030-vintdig        regulator-vmmc1          ti,twl4030-vmmc1            | :         0        D           J         regulator-vmmc2          ti,twl4030-vmmc2            | :         0      regulator-vusb1v5            ti,twl4030-vusb1v5          D           J         regulator-vusb1v8            ti,twl4030-vusb1v8          D           J         regulator-vusb3v1            ti,twl4030-vusb3v1          D           J         regulator-vpll1          ti,twl4030-vpll1          regulator-vpll2          ti,twl4030-vpll2            | w@         w@         %      regulator-vsim           ti,twl4030-vsim         | w@         -      gpio             ti,twl4030-gpio                                                    9      twl4030-usb          ti,twl4030-usb              
           E           S           a           o           x            D           J         pwm          ti,twl4030-pwm                   pwmled           ti,twl4030-pwmled                      D          J        pwrbutton            ti,twl4030-pwrbutton                      keypad           ti,twl4030-keypad                                           madc             ti,twl4030-madc                                    i2c@48072000             ti,omap3-i2c             yH                 9                            tx rx                                      i2c2          	  disabled          i2c@48060000             ti,omap3-i2c             yH                 =                            tx rx                                      i2c3            ,default         :               eeprom@51            atmel,24c01          y   Q                 lis33de@1d           st,lis33de st,lis3lv02d          y                                                            "   
        4   
        F   
         X         f         t                                                        x           x                     &        
  &                	  disabled             mailbox@48094000             ti,omap3-mailbox             mailbox          yH	@                        (           4           F      dsp         X                    c                    spi@48098000             ti,omap2-mcspi           yH	                A                                   mcspi1          n         @        #      $      %      &      '      (      )      *         tx0 rx0 tx1 rx1 tx2 rx2 tx3 rx3         ,default         :      ads7846@0           ,default         :            ti,ads7846          |            y             `         &                                                                                                                         spi@4809a000             ti,omap2-mcspi           yH	                B                                   mcspi2          n                  +      ,      -      .        tx0 rx0 tx1 rx1       spi@480b8000             ti,omap2-mcspi           yH                [                                   mcspi3          n                                            tx0 rx0 tx1 rx1       spi@480ba000             ti,omap2-mcspi           yH                0                                   mcspi4          n                 F      G        tx0 rx0       1w@480b2000          ti,omap3-1w          yH                 :         hdq1w         mmc@4809c000             ti,omap3-hsmmc           yH	                S         mmc1                           =      >        tx rx                      ,default         :                               mmc@480b4000             ti,omap3-hsmmc           yH@                V         mmc2                  /      0        tx rx           ,default         :                      '           4                       D         Q      mmc@480ad000             ti,omap3-hsmmc           yH
                ^         mmc3                  M      N        tx rx         	  disabled          mmu@480bd400            _             ti,omap2-iommu           yH                         mmu_isp         l           D          J        mmu@5d000000            _             ti,omap2-iommu           y]                           mmu_iva       	  disabled          wdt@48314000             ti,omap3-wdt             yH1@          
   wd_timer2         mcbsp@48074000           ti,omap3-mcbsp           yH@            |mpu                ;   <        common tx rx                        mcbsp1                               tx rx         	  disabled          mcbsp@49022000           ti,omap3-mcbsp           yI     I            |mpu sidetone                   >   ?           common tx rx sidetone                       mcbsp2 mcbsp2_sidetone                !      "        tx rx           okay            D          J        mcbsp@49024000           ti,omap3-mcbsp           yI@    I            |mpu sidetone                   Y   Z           common tx rx sidetone                       mcbsp3 mcbsp3_sidetone                              tx rx         	  disabled          mcbsp@49026000           ti,omap3-mcbsp           yI`            |mpu                6   7        common tx rx                        mcbsp4                              tx rx         	  disabled          mcbsp@48096000           ti,omap3-mcbsp           yH	`            |mpu                Q   R        common tx rx                        mcbsp5                              tx rx         	  disabled          sham@480c3000            ti,omap3-sham            sham             yH0    d            1              E        rx        smartreflex@480cb000             ti,omap3-smartreflex-core            smartreflex_core             yH                      smartreflex@480c9000             ti,omap3-smartreflex-iva             smartreflex_mpu_iva          yH                      timer@48318000           ti,omap3430-timer            yH1                %         timer1                 timer@49032000           ti,omap3430-timer            yI                 &         timer2        timer@49034000           ti,omap3430-timer            yI@                '         timer3        timer@49036000           ti,omap3430-timer            yI`                (         timer4        timer@49038000           ti,omap3430-timer            yI                )         timer5                 timer@4903a000           ti,omap3430-timer            yI                *         timer6                 timer@4903c000           ti,omap3430-timer            yI                +         timer7                 timer@4903e000           ti,omap3430-timer            yI                ,         timer8                          timer@49040000           ti,omap3430-timer            yI                 -         timer9                 timer@48086000           ti,omap3430-timer            yH`                .         timer10                timer@48088000           ti,omap3430-timer            yH                /         timer11                timer@48304000           ti,omap3430-timer            yH0@                _         timer12                         usbhstll@48062000            ti,usbhs-tll             yH                 N         usb_tll_hs        usbhshost@48064000           ti,usbhs-host            yH@             usb_host_hs                                          	  ehci-phy       ohci@48064400            ti,ohci-omap3            yHD             &               L      ehci@48064800            ti,ehci-omap             yHH             &               M                        gpmc@6e000000            ti,omap3430-gpmc             gpmc             yn                                                                      0           0             +             ,         nand@0,0            micron,mt29c4g96maz          y                               *           <bch8            L            ]            k   ,        }   ,                      "           ,           (           6           @           R           R           (        %                                partition@0         =SPL          y             partition@80000         =U-Boot           y            partition@1c0000            =Environment          y $           partition@280000            =Kernel           y (           partition@780000            =Filesystem           y                ethernet@gpmc            smsc,lan9221 smsc,lan9115           C            N        ]            k   *        }   $                                         `               *        n               $           <           6           $        |                                    %              *                                     	           	            	&         y                   &                           usb_otg_hs@480ab000          ti,omap3-musb            yH
                \   ]        mc dma           usb_otg_hs          	<           	G           	O           	X            	g                    	  	ousb2-phy            s           	y   2      dss@48050000             ti,omap3-dss             yH             ok        	   dss_core             }            fck                                            ,default         :      dispc@48050400           ti,omap3-dispc           yH                      
   dss_dispc            }            fck       encoder@4804fc00             ti,omap3-dsi             yH    H    @H             |proto phy pll                     	  disabled          	   dss_dsi1             }               fck sys_clk       encoder@48050800             ti,omap3-rfbi            yH          	  disabled          	   dss_rfbi             }               fck ick       encoder@48050c00             ti,omap3-venc            yH          	  disabled          	   dss_venc             }            fck       port       endpoint            	           	           D          J              ssi-controller@48058000          ti,omap3-ssi             ssi         ok           yH    H            |sys gdd             G        gdd_mpu                                             }   q              ssi_ssr_fck ssi_sst_fck ssi_ick    ssi-port@4805a000            ti,omap3-ssi-port            yH    H            |tx rx            &               C   D      ssi-port@4805b000            ti,omap3-ssi-port            yH    H            |tx rx            &               E   F         pinmux@480025d8           ti,omap3-padconf pinctrl-single          yH %   $                                                                              ,default         :     pinmux_hsusb2_2_pins          0  R                               "          D          J        pinmux_w3cbw003c_2_pins         R              D  
        J  
      pinmux_led_pins         R                    D          J        pinmux_button_pins          R                  D          J           isp@480bc000             ti,omap3-isp             yH   H   |                    	          f              	                  ports                                         pwmleds       	   pwm-leds       overo           =overo:blue:COM          	      w5        	           	mmc0             sound            ti,omap-twl4030         	overo           	        hsusb2_power_reg             regulator-fixed         mhsusb2_vbus         | LK@         LK@                          	 p         	        D          J        hsusb2_phy           usb-nop-xceiv           
                 |          D           J         regulator-w3cbw003c-npoweron             regulator-fixed         mregulator-w3cbw003c-npoweron            | 2Z         2Z                          	        D           J         regulator-w3cbw003c-wifi-nreset         ,default         :  	  
         regulator-fixed          mregulator-w3cbw003c-wifi-nreset         | 2Z         2Z                         	  '        D           J         regulator-w3cbw003c-bt-nreset            regulator-fixed         mregulator-w3cbw003c-bt-nreset           | 2Z         2Z                          	  '        D           J         lis33-3v3-reg            regulator-fixed         mlis33-3v3-reg           | 2Z         2Z        D           J         lis33-1v8-reg            regulator-fixed         mlis33-1v8-reg           | w@         w@        D           J         display@0            samsung,lte430wq-f0c panel-dpi          =lcd43           ,default         :          
            port       endpoint            	          D           J            panel-timing             a        
&          
.          
6           
C           
O   )        
Y           
e           
r   
        
|            
            
           
            ads7846-reg          regulator-fixed         mads7846-reg         | 2Z         2Z        D           J         backlight            gpio-backlight          ,default         :          
                  
      leds          
   gpio-leds           ,default         :     heartbeat           =overo:red:gpio21            
              
  	heartbeat         gpio22          =overo:blue:gpio22           
                 gpio_keys         
   gpio-keys           ,default         :                               button0@23          =button0         
           
                 
      button1@14          =button1         
          
                 
         regulator-vddvario           regulator-fixed       	  mvddvario             %        D           J         regulator-vdd33a             regulator-fixed         mvdd33a           %        D           J            	#address-cells #size-cells compatible interrupt-parent model i2c0 i2c1 i2c2 serial0 serial1 serial2 display0 device_type reg clocks clock-names clock-latency operating-points interrupts ti,hwmods ranges #interrupt-cells interrupt-controller pinctrl-single,register-width pinctrl-single,function-mask pinctrl-names pinctrl-0 linux,phandle pinctrl-single,pins syscon regulator-name regulator-min-microvolt regulator-max-microvolt #clock-cells ti,bit-shift dmas dma-names clock-frequency ti,max-div ti,index-starts-at-one clock-mult clock-div ti,set-bit-to-disable ti,clock-mult ti,clock-div ti,set-rate-parent ti,index-power-of-two ti,low-power-stop ti,lock ti,low-power-bypass ti,dividers #dma-cells dma-channels dma-requests ti,gpio-always-on gpio-controller #gpio-cells interrupts-extended bci3v1-supply regulator-always-on ti,use-leds usb1v5-supply usb1v8-supply usb3v1-supply usb_mode #phy-cells #pwm-cells keypad,num-rows keypad,num-columns #io-channel-cells status pagesize Vdd-supply Vdd_IO-supply st,click-single-x st,click-single-y st,click-single-z st,click-thresh-x st,click-thresh-y st,click-thresh-z st,irq1-click st,irq2-click st,wakeup-x-lo st,wakeup-x-hi st,wakeup-y-lo st,wakeup-y-hi st,wakeup-z-lo st,wakeup-z-hi st,min-limit-x st,min-limit-y st,min-limit-z st,max-limit-x st,max-limit-y st,max-limit-z #mbox-cells ti,mbox-num-users ti,mbox-num-fifos ti,mbox-tx ti,mbox-rx ti,spi-num-cs vcc-supply spi-max-frequency pendown-gpio ti,x-min ti,x-max ti,y-min ti,y-max ti,x-plate-ohms ti,pressure-max linux,wakeup ti,dual-volt pbias-supply vmmc-supply bus-width vqmmc-supply vmmc_aux-supply cap-sdio-irq non-removable #iommu-cells ti,#tlb-entries reg-names interrupt-names ti,buffer-size ti,timer-alwon ti,timer-dsp ti,timer-pwm ti,timer-secure port2-mode phys gpmc,num-cs gpmc,num-waitpins linux,mtd-name nand-bus-width gpmc,device-width ti,nand-ecc-opt gpmc,sync-clk-ps gpmc,cs-on-ns gpmc,cs-rd-off-ns gpmc,cs-wr-off-ns gpmc,adv-on-ns gpmc,adv-rd-off-ns gpmc,adv-wr-off-ns gpmc,we-off-ns gpmc,oe-off-ns gpmc,access-ns gpmc,rd-cycle-ns gpmc,wr-cycle-ns gpmc,wr-access-ns gpmc,wr-data-mux-bus-ns label bank-width gpmc,mux-add-data gpmc,oe-on-ns gpmc,we-on-ns gpmc,page-burst-access-ns gpmc,bus-turnaround-ns gpmc,cycle2cycle-delay-ns gpmc,cycle2cycle-samecsen gpmc,cycle2cycle-diffcsen vddvario-supply vdd33a-supply reg-io-width smsc,save-mac-address multipoint num-eps ram-bits interface-type usb-phy phy-names power remote-endpoint data-lines iommus ti,phy-type pwms max-brightness linux,default-trigger ti,model ti,mcbsp startup-delay-us enable-active-high reset-gpios enable-gpios hactive vactive hfront-porch hback-porch hsync-len vback-porch vfront-porch vsync-len hsync-active vsync-active de-active pixelclk-active default-on linux,code gpio-key,wakeup 