     8     (                                                                    )   isee,omap3-igep0020 ti,omap36xx ti,omap3             &         !   7IGEPv2 Rev. C (TI OMAP AM/DM37x)       chosen        aliases          =/ocp/i2c@48070000            B/ocp/i2c@48072000            G/ocp/i2c@48060000            L/ocp/serial@4806a000             T/ocp/serial@4806c000             \/ocp/serial@49020000             d/ocp/serial@49042000          memory           lmemory           x             cpus                                 cpu@0            arm,cortex-a8            lcpu          x             |            cpu                      s 	' O 5  7         pmu          arm,cortex-a8-pmu            xT                           debugss       soc          ti,omap-infra      mpu          ti,omap3-mpu             mpu       iva       
   ti,iva2.2            iva    dsp          ti,omap3-c64                ocp          ti,omap3-l3-smx simple-bus           xh                  	   
                                            l3_main    l4@48000000          ti,omap3-l4-core simple-bus                                       H         scm@2000             ti,omap3-scm simple-bus          x                                                         pinmux@30             ti,omap3-padconf pinctrl-single          x   0  8                                                                              +default         9         pinmux_uart1_pins           C  R     L            W           ]         pinmux_uart3_pins           C  n     p            W           ]         pinmux_mcbsp2_pins           C                             W           ]         pinmux_mmc1_pins          0  C                                W           ]         pinmux_mmc2_pins          0  C  (    *    ,    .    0    2          W           ]         pinmux_i2c1_pins            C                  W           ]         pinmux_i2c3_pins            C                  W           ]         pinmux_twl4030_pins         C    A        W           ]         pinmux_tfp410_pins          C             W           ]         pinmux_dss_dpi_pins         C                                                                                                                                                                                                            W           ]         pinmux_uart2_pins            C  D     F      H      J           W           ]         pinmux_smsc9221_pins            C            W           ]         pinmux_lbee1usjyc_pins          C  6     8     :           W           ]            scm_conf@270             syscon simple-bus            x  p  0                                        p  0        W           ]      pbias_regulator          ti,pbias-omap3 ti,pbias-omap             x             e      pbias_mmc_omap2430          lpbias_mmc_omap2430          { w@         -        W           ]            clocks                               mcbsp5_mux_fck                       ti,composite-mux-clock           |                          x   h        W   	        ]   	      mcbsp5_fck                       ti,composite-clock           |      	      mcbsp1_mux_fck                       ti,composite-mux-clock           |                          x           W           ]         mcbsp1_fck                       ti,composite-clock           |   
         mcbsp2_mux_fck                       ti,composite-mux-clock           |                          x           W           ]         mcbsp2_fck                       ti,composite-clock           |            mcbsp3_mux_fck                       ti,composite-mux-clock           |               x   h        W           ]         mcbsp3_fck                       ti,composite-clock           |            mcbsp4_mux_fck                       ti,composite-mux-clock           |                          x   h        W           ]         mcbsp4_fck                       ti,composite-clock           |                  clockdomains          pinmux@a00            ti,omap3-padconf pinctrl-single          x  
    \                                                                         pinmux_twl4030_vpins             C                                   W           ]                  aes@480c5000             ti,omap3-aes             aes          xHP    P                           A      B        tx rx         prm@48306000             ti,omap3-prm             xH0`   @                clocks                               virt_16_8m_ck                        fixed-clock          Y         W           ]         osc_sys_ck                       ti,mux-clock             |                           x  @        W           ]         sys_ck                       ti,divider-clock             |                                  x  p                 W           ]         sys_clkout1                      ti,gate-clock            |            x  p                 dpll3_x2_ck                      fixed-factor-clock           |                               dpll3_m2x2_ck                        fixed-factor-clock           |                                 W           ]         dpll4_x2_ck                      fixed-factor-clock           |                               corex2_fck                       fixed-factor-clock           |                                 W            ]          wkup_l4_ick                      fixed-factor-clock           |                                 W   O        ]   O      corex2_d3_fck                        fixed-factor-clock           |                                  W           ]         corex2_d5_fck                        fixed-factor-clock           |                                  W           ]            clockdomains             cm@48004000          ti,omap3-cm          xH @   @    clocks                               dummy_apb_pclk                       fixed-clock                   omap_32k_fck                         fixed-clock                    W   A        ]   A      virt_12m_ck                      fixed-clock                   W           ]         virt_13m_ck                      fixed-clock          ]@        W           ]         virt_19200000_ck                         fixed-clock         $         W           ]         virt_26000000_ck                         fixed-clock                 W           ]         virt_38_4m_ck                        fixed-clock         I         W           ]         dpll4_ck                         ti,omap3-dpll-per-j-type-clock           |               x        D  0        W           ]         dpll4_m2_ck                      ti,divider-clock             |              ?         x  H                 W   !        ]   !      dpll4_m2x2_mul_ck                        fixed-factor-clock           |   !                              W   "        ]   "      dpll4_m2x2_ck                        ti,hsdiv-gate-clock          |   "                    x                    W   #        ]   #      omap_96m_alwon_fck                       fixed-factor-clock           |   #                              W   *        ]   *      dpll3_ck                         ti,omap3-dpll-core-clock             |               x        @  0        W           ]         dpll3_m3_ck                      ti,divider-clock             |                                  x  @                 W   $        ]   $      dpll3_m3x2_mul_ck                        fixed-factor-clock           |   $                              W   %        ]   %      dpll3_m3x2_ck                        ti,hsdiv-gate-clock          |   %                    x                    W   &        ]   &      emu_core_alwon_ck                        fixed-factor-clock           |   &                              W   c        ]   c      sys_altclk                       fixed-clock                     W   /        ]   /      mcbsp_clks                       fixed-clock                     W           ]         dpll3_m2_ck                      ti,divider-clock             |                                  x  @                 W           ]         core_ck                      fixed-factor-clock           |                                 W   '        ]   '      dpll1_fck                        ti,divider-clock             |   '                               x  	@                 W   (        ]   (      dpll1_ck                         ti,omap3-dpll-clock          |      (         x  	  	$  	@  	4        W           ]         dpll1_x2_ck                      fixed-factor-clock           |                                 W   )        ]   )      dpll1_x2m2_ck                        ti,divider-clock             |   )                    x  	D                 W   =        ]   =      cm_96m_fck                       fixed-factor-clock           |   *                              W   +        ]   +      omap_96m_fck                         ti,mux-clock             |   +                       x  @        W   F        ]   F      dpll4_m3_ck                      ti,divider-clock             |                                   x  @                 W   ,        ]   ,      dpll4_m3x2_mul_ck                        fixed-factor-clock           |   ,                              W   -        ]   -      dpll4_m3x2_ck                        ti,hsdiv-gate-clock          |   -                    x                    W   .        ]   .      omap_54m_fck                         ti,mux-clock             |   .   /                    x  @        W   9        ]   9      cm_96m_d2_fck                        fixed-factor-clock           |   +                              W   0        ]   0      omap_48m_fck                         ti,mux-clock             |   0   /                    x  @        W   1        ]   1      omap_12m_fck                         fixed-factor-clock           |   1                              W   H        ]   H      dpll4_m4_ck                      ti,divider-clock             |                        x  @                 W   2        ]   2      dpll4_m4x2_mul_ck                        ti,fixed-factor-clock            |   2        1           ?            L        W   3        ]   3      dpll4_m4x2_ck                        ti,gate-clock            |   3                    x                     L        W           ]         dpll4_m5_ck                      ti,divider-clock             |              ?         x  @                 W   4        ]   4      dpll4_m5x2_mul_ck                        ti,fixed-factor-clock            |   4        1           ?            L        W   5        ]   5      dpll4_m5x2_ck                        ti,hsdiv-gate-clock          |   5                    x                     L        W   k        ]   k      dpll4_m6_ck                      ti,divider-clock             |                         ?         x  @                 W   6        ]   6      dpll4_m6x2_mul_ck                        fixed-factor-clock           |   6                              W   7        ]   7      dpll4_m6x2_ck                        ti,hsdiv-gate-clock          |   7                    x                    W   8        ]   8      emu_per_alwon_ck                         fixed-factor-clock           |   8                              W   d        ]   d      clkout2_src_gate_ck                       ti,composite-no-wait-gate-clock          |   '                    x  p        W   :        ]   :      clkout2_src_mux_ck                       ti,composite-mux-clock           |   '      +   9         x  p        W   ;        ]   ;      clkout2_src_ck                       ti,composite-clock           |   :   ;        W   <        ]   <      sys_clkout2                      ti,divider-clock             |   <                      @         x  p         _      mpu_ck                       fixed-factor-clock           |   =                              W   >        ]   >      arm_fck                      ti,divider-clock             |   >         x  	$                 emu_mpu_alwon_ck                         fixed-factor-clock           |   >                              W   e        ]   e      l3_ick                       ti,divider-clock             |   '                    x  
@                 W   ?        ]   ?      l4_ick                       ti,divider-clock             |   ?                               x  
@                 W   @        ]   @      rm_ick                       ti,divider-clock             |   @                               x  @               gpt10_gate_fck                       ti,composite-gate-clock          |                       x  
         W   B        ]   B      gpt10_mux_fck                        ti,composite-mux-clock           |   A                       x  
@        W   C        ]   C      gpt10_fck                        ti,composite-clock           |   B   C      gpt11_gate_fck                       ti,composite-gate-clock          |                       x  
         W   D        ]   D      gpt11_mux_fck                        ti,composite-mux-clock           |   A                       x  
@        W   E        ]   E      gpt11_fck                        ti,composite-clock           |   D   E      core_96m_fck                         fixed-factor-clock           |   F                              W           ]         mmchs2_fck                       ti,wait-gate-clock           |            x  
                    W           ]         mmchs1_fck                       ti,wait-gate-clock           |            x  
                    W           ]         i2c3_fck                         ti,wait-gate-clock           |            x  
                    W           ]         i2c2_fck                         ti,wait-gate-clock           |            x  
                    W           ]         i2c1_fck                         ti,wait-gate-clock           |            x  
                    W           ]         mcbsp5_gate_fck                      ti,composite-gate-clock          |              
         x  
         W           ]         mcbsp1_gate_fck                      ti,composite-gate-clock          |              	         x  
         W   
        ]   
      core_48m_fck                         fixed-factor-clock           |   1                              W   G        ]   G      mcspi4_fck                       ti,wait-gate-clock           |   G         x  
                    W           ]         mcspi3_fck                       ti,wait-gate-clock           |   G         x  
                    W           ]         mcspi2_fck                       ti,wait-gate-clock           |   G         x  
                    W           ]         mcspi1_fck                       ti,wait-gate-clock           |   G         x  
                    W           ]         uart2_fck                        ti,wait-gate-clock           |   G         x  
                    W           ]         uart1_fck                        ti,wait-gate-clock           |   G         x  
                    W           ]         core_12m_fck                         fixed-factor-clock           |   H                              W   I        ]   I      hdq_fck                      ti,wait-gate-clock           |   I         x  
                    W           ]         core_l3_ick                      fixed-factor-clock           |   ?                              W   J        ]   J      sdrc_ick                         ti,wait-gate-clock           |   J         x  
                   W           ]         gpmc_fck                         fixed-factor-clock           |   J                            core_l4_ick                      fixed-factor-clock           |   @                              W   K        ]   K      mmchs2_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         mmchs1_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         hdq_ick                      ti,omap3-interface-clock             |   K         x  
                   W           ]         mcspi4_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         mcspi3_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         mcspi2_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         mcspi1_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         i2c3_ick                         ti,omap3-interface-clock             |   K         x  
                   W           ]         i2c2_ick                         ti,omap3-interface-clock             |   K         x  
                   W           ]         i2c1_ick                         ti,omap3-interface-clock             |   K         x  
                   W           ]         uart2_ick                        ti,omap3-interface-clock             |   K         x  
                   W           ]         uart1_ick                        ti,omap3-interface-clock             |   K         x  
                   W           ]         gpt11_ick                        ti,omap3-interface-clock             |   K         x  
                   W           ]         gpt10_ick                        ti,omap3-interface-clock             |   K         x  
                   W           ]         mcbsp5_ick                       ti,omap3-interface-clock             |   K         x  
           
        W           ]         mcbsp1_ick                       ti,omap3-interface-clock             |   K         x  
           	        W           ]         omapctrl_ick                         ti,omap3-interface-clock             |   K         x  
                   W           ]         dss_tv_fck                       ti,gate-clock            |   9         x                      W           ]         dss_96m_fck                      ti,gate-clock            |   F         x                      W           ]         dss2_alwon_fck                       ti,gate-clock            |            x                      W           ]         dummy_ck                         fixed-clock                   gpt1_gate_fck                        ti,composite-gate-clock          |                        x           W   L        ]   L      gpt1_mux_fck                         ti,composite-mux-clock           |   A            x  @        W   M        ]   M      gpt1_fck                         ti,composite-clock           |   L   M      aes2_ick                         ti,omap3-interface-clock             |   K                    x  
        W           ]         wkup_32k_fck                         fixed-factor-clock           |   A                              W   N        ]   N      gpio1_dbck                       ti,gate-clock            |   N         x                      W           ]         sha12_ick                        ti,omap3-interface-clock             |   K         x  
                   W           ]         wdt2_fck                         ti,wait-gate-clock           |   N         x                      W           ]         wdt2_ick                         ti,omap3-interface-clock             |   O         x                     W           ]         wdt1_ick                         ti,omap3-interface-clock             |   O         x                     W           ]         gpio1_ick                        ti,omap3-interface-clock             |   O         x                     W           ]         omap_32ksync_ick                         ti,omap3-interface-clock             |   O         x                     W           ]         gpt12_ick                        ti,omap3-interface-clock             |   O         x                     W           ]         gpt1_ick                         ti,omap3-interface-clock             |   O         x                      W           ]         per_96m_fck                      fixed-factor-clock           |   *                              W           ]         per_48m_fck                      fixed-factor-clock           |   1                              W   P        ]   P      uart3_fck                        ti,wait-gate-clock           |   P         x                      W           ]         gpt2_gate_fck                        ti,composite-gate-clock          |                       x           W   Q        ]   Q      gpt2_mux_fck                         ti,composite-mux-clock           |   A            x  @        W   R        ]   R      gpt2_fck                         ti,composite-clock           |   Q   R      gpt3_gate_fck                        ti,composite-gate-clock          |                       x           W   S        ]   S      gpt3_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   T        ]   T      gpt3_fck                         ti,composite-clock           |   S   T      gpt4_gate_fck                        ti,composite-gate-clock          |                       x           W   U        ]   U      gpt4_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   V        ]   V      gpt4_fck                         ti,composite-clock           |   U   V      gpt5_gate_fck                        ti,composite-gate-clock          |                       x           W   W        ]   W      gpt5_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   X        ]   X      gpt5_fck                         ti,composite-clock           |   W   X      gpt6_gate_fck                        ti,composite-gate-clock          |                       x           W   Y        ]   Y      gpt6_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   Z        ]   Z      gpt6_fck                         ti,composite-clock           |   Y   Z      gpt7_gate_fck                        ti,composite-gate-clock          |                       x           W   [        ]   [      gpt7_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   \        ]   \      gpt7_fck                         ti,composite-clock           |   [   \      gpt8_gate_fck                        ti,composite-gate-clock          |              	         x           W   ]        ]   ]      gpt8_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   ^        ]   ^      gpt8_fck                         ti,composite-clock           |   ]   ^      gpt9_gate_fck                        ti,composite-gate-clock          |              
         x           W   _        ]   _      gpt9_mux_fck                         ti,composite-mux-clock           |   A                       x  @        W   `        ]   `      gpt9_fck                         ti,composite-clock           |   _   `      per_32k_alwon_fck                        fixed-factor-clock           |   A                              W   a        ]   a      gpio6_dbck                       ti,gate-clock            |   a         x                      W           ]         gpio5_dbck                       ti,gate-clock            |   a         x                      W           ]         gpio4_dbck                       ti,gate-clock            |   a         x                      W           ]         gpio3_dbck                       ti,gate-clock            |   a         x                      W           ]         gpio2_dbck                       ti,gate-clock            |   a         x                      W           ]         wdt3_fck                         ti,wait-gate-clock           |   a         x                      W           ]         per_l4_ick                       fixed-factor-clock           |   @                              W   b        ]   b      gpio6_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         gpio5_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         gpio4_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         gpio3_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         gpio2_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         wdt3_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         uart3_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         uart4_ick                        ti,omap3-interface-clock             |   b         x                     W           ]         gpt9_ick                         ti,omap3-interface-clock             |   b         x             
        W           ]         gpt8_ick                         ti,omap3-interface-clock             |   b         x             	        W           ]         gpt7_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         gpt6_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         gpt5_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         gpt4_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         gpt3_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         gpt2_ick                         ti,omap3-interface-clock             |   b         x                     W           ]         mcbsp2_ick                       ti,omap3-interface-clock             |   b         x                      W           ]         mcbsp3_ick                       ti,omap3-interface-clock             |   b         x                     W           ]         mcbsp4_ick                       ti,omap3-interface-clock             |   b         x                     W           ]         mcbsp2_gate_fck                      ti,composite-gate-clock          |                        x           W           ]         mcbsp3_gate_fck                      ti,composite-gate-clock          |                       x           W           ]         mcbsp4_gate_fck                      ti,composite-gate-clock          |                       x           W           ]         emu_src_mux_ck                       ti,mux-clock             |      c   d   e         x  @        W   f        ]   f      emu_src_ck                       ti,clkdm-gate-clock          |   f        W   g        ]   g      pclk_fck                         ti,divider-clock             |   g                               x  @               pclkx2_fck                       ti,divider-clock             |   g                               x  @               atclk_fck                        ti,divider-clock             |   g                               x  @               traceclk_src_fck                         ti,mux-clock             |      c   d   e                    x  @        W   h        ]   h      traceclk_fck                         ti,divider-clock             |   h                               x  @               secure_32k_fck                       fixed-clock                    W   i        ]   i      gpt12_fck                        fixed-factor-clock           |   i                            wdt1_fck                         fixed-factor-clock           |   i                            security_l4_ick2                         fixed-factor-clock           |   @                              W   j        ]   j      aes1_ick                         ti,omap3-interface-clock             |   j                    x  
      rng_ick                      ti,omap3-interface-clock             |   j         x  
                 sha11_ick                        ti,omap3-interface-clock             |   j         x  
                 des1_ick                         ti,omap3-interface-clock             |   j         x  
                  cam_mclk                         ti,gate-clock            |   k                     x            L      cam_ick                   !   ti,omap3-no-wait-interface-clock             |   @         x                      W           ]         csi2_96m_fck                         ti,gate-clock            |            x                      W           ]         security_l3_ick                      fixed-factor-clock           |   ?                              W   l        ]   l      pka_ick                      ti,omap3-interface-clock             |   l         x  
                 icr_ick                      ti,omap3-interface-clock             |   K         x  
                 des2_ick                         ti,omap3-interface-clock             |   K         x  
                 mspro_ick                        ti,omap3-interface-clock             |   K         x  
                 mailboxes_ick                        ti,omap3-interface-clock             |   K         x  
                 ssi_l4_ick                       fixed-factor-clock           |   @                              W   s        ]   s      sr1_fck                      ti,wait-gate-clock           |            x                    sr2_fck                      ti,wait-gate-clock           |            x                    sr_l4_ick                        fixed-factor-clock           |   @                            dpll2_fck                        ti,divider-clock             |   '                               x   @                 W   m        ]   m      dpll2_ck                         ti,omap3-dpll-clock          |      m         x      $   @   4         u                          W   n        ]   n      dpll2_m2_ck                      ti,divider-clock             |   n                    x   D                 W   o        ]   o      iva2_ck                      ti,wait-gate-clock           |   o         x                        W           ]         modem_fck                        ti,omap3-interface-clock             |            x  
                    W           ]         sad2d_ick                        ti,omap3-interface-clock             |   ?         x  
                   W           ]         mad2d_ick                        ti,omap3-interface-clock             |   ?         x  
                   W           ]         mspro_fck                        ti,wait-gate-clock           |            x  
                  ssi_ssr_gate_fck_3430es2                          ti,composite-no-wait-gate-clock          |                         x  
         W   p        ]   p      ssi_ssr_div_fck_3430es2                      ti,composite-divider-clock           |                        x  
@      $                                        W   q        ]   q      ssi_ssr_fck_3430es2                      ti,composite-clock           |   p   q        W   r        ]   r      ssi_sst_fck_3430es2                      fixed-factor-clock           |   r                              W           ]         hsotgusb_ick_3430es2                      "   ti,omap3-hsotgusb-interface-clock            |   J         x  
                   W           ]         ssi_ick_3430es2                      ti,omap3-ssi-interface-clock             |   s         x  
                    W           ]         usim_gate_fck                        ti,composite-gate-clock          |   F           	         x           W   ~        ]   ~      sys_d2_ck                        fixed-factor-clock           |                                 W   u        ]   u      omap_96m_d2_fck                      fixed-factor-clock           |   F                              W   v        ]   v      omap_96m_d4_fck                      fixed-factor-clock           |   F                              W   w        ]   w      omap_96m_d8_fck                      fixed-factor-clock           |   F                              W   x        ]   x      omap_96m_d10_fck                         fixed-factor-clock           |   F                      
        W   y        ]   y      dpll5_m2_d4_ck                       fixed-factor-clock           |   t                              W   z        ]   z      dpll5_m2_d8_ck                       fixed-factor-clock           |   t                              W   {        ]   {      dpll5_m2_d16_ck                      fixed-factor-clock           |   t                              W   |        ]   |      dpll5_m2_d20_ck                      fixed-factor-clock           |   t                              W   }        ]   }      usim_mux_fck                         ti,composite-mux-clock        (   |      u   v   w   x   y   z   {   |   }                    x  @                 W           ]         usim_fck                         ti,composite-clock           |   ~         usim_ick                         ti,omap3-interface-clock             |   O         x             	        W           ]         dpll5_ck                         ti,omap3-dpll-clock          |               x    $  L  4         u                 W           ]         dpll5_m2_ck                      ti,divider-clock             |                       x  P                 W   t        ]   t      sgx_gate_fck                         ti,composite-gate-clock          |   '                    x           W           ]         core_d3_ck                       fixed-factor-clock           |   '                              W           ]         core_d4_ck                       fixed-factor-clock           |   '                              W           ]         core_d6_ck                       fixed-factor-clock           |   '                              W           ]         omap_192m_alwon_fck                      fixed-factor-clock           |   #                              W           ]         core_d2_ck                       fixed-factor-clock           |   '                              W           ]         sgx_mux_fck                      ti,composite-mux-clock            |            +                     x  @        W           ]         sgx_fck                      ti,composite-clock           |            sgx_ick                      ti,wait-gate-clock           |   ?         x                      W           ]         cpefuse_fck                      ti,gate-clock            |            x  
                    W           ]         ts_fck                       ti,gate-clock            |   A         x  
                   W           ]         usbtll_fck                       ti,wait-gate-clock           |   t         x  
                   W           ]         usbtll_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         mmchs3_ick                       ti,omap3-interface-clock             |   K         x  
                   W           ]         mmchs3_fck                       ti,wait-gate-clock           |            x  
                    W           ]         dss1_alwon_fck_3430es2                       ti,dss-gate-clock            |                        x            L        W           ]         dss_ick_3430es2                      ti,omap3-dss-interface-clock             |   @         x                      W           ]         usbhost_120m_fck                         ti,gate-clock            |   t         x                      W           ]         usbhost_48m_fck                      ti,dss-gate-clock            |   1         x                       W           ]         usbhost_ick                      ti,omap3-dss-interface-clock             |   @         x                      W           ]         uart4_fck                        ti,wait-gate-clock           |   P         x                      W           ]            clockdomains       core_l3_clkdm            ti,clockdomain           |            dpll3_clkdm          ti,clockdomain           |         dpll1_clkdm          ti,clockdomain           |         per_clkdm            ti,clockdomain        l   |                                                                                       emu_clkdm            ti,clockdomain           |   g      dpll4_clkdm          ti,clockdomain           |         wkup_clkdm           ti,clockdomain        $   |                                 dss_clkdm            ti,clockdomain           |                     core_l4_clkdm            ti,clockdomain           |                                                                                                                     cam_clkdm            ti,clockdomain           |            iva2_clkdm           ti,clockdomain           |         dpll2_clkdm          ti,clockdomain           |   n      d2d_clkdm            ti,clockdomain           |               dpll5_clkdm          ti,clockdomain           |         sgx_clkdm            ti,clockdomain           |         usbhost_clkdm            ti,clockdomain           |                     counter@48320000             ti,omap-counter32k           xH2               counter_32k       interrupt-controller@48200000            ti,omap3-intc                                  xH              W           ]         dma-controller@48056000       "   ti,omap3630-sdma ti,omap3430-sdma            xH`                                                           `        W           ]         gpio@48310000            ti,omap3-gpio            xH1                          gpio1                                                              W          ]        gpio@49050000            ti,omap3-gpio            xI                          gpio2                                                   gpio@49052000            ti,omap3-gpio            xI                          gpio3                                                   gpio@49054000            ti,omap3-gpio            xI@                          gpio4                                                   gpio@49056000            ti,omap3-gpio            xI`                !         gpio5                                                     W          ]        gpio@49058000            ti,omap3-gpio            xI                "         gpio6                                                     W           ]         serial@4806a000          ti,omap3-uart            xH                   H              1      2        tx rx            uart1           l         +default         9         serial@4806c000          ti,omap3-uart            xH                  I              3      4        tx rx            uart2           l         +default         9         serial@49020000          ti,omap3-uart            xI                   J              5      6        tx rx            uart3           l         +default         9         i2c@48070000             ti,omap3-i2c             xH                 8                            tx rx                                      i2c1            +default         9            '@   twl@48           x   H                     &            ti,twl4030                                +default         9         audio            ti,twl4030-audio       codec            rtc          ti,twl4030-rtc                    bci          ti,twl4030-bci              	                    watchdog             ti,twl4030-wdt        regulator-vaux1          ti,twl4030-vaux1          regulator-vaux2          ti,twl4030-vaux2          regulator-vaux3          ti,twl4030-vaux3          regulator-vaux4          ti,twl4030-vaux4          regulator-vdd1           ti,twl4030-vdd1         { 	'                regulator-vdac           ti,twl4030-vdac         { w@         w@      regulator-vio            ti,twl4030-vio        regulator-vintana1           ti,twl4030-vintana1       regulator-vintana2           ti,twl4030-vintana2       regulator-vintdig            ti,twl4030-vintdig        regulator-vmmc1          ti,twl4030-vmmc1            { :         0        W           ]         regulator-vmmc2          ti,twl4030-vmmc2            { :         0      regulator-vusb1v5            ti,twl4030-vusb1v5          W           ]         regulator-vusb1v8            ti,twl4030-vusb1v8          W           ]         regulator-vusb3v1            ti,twl4030-vusb3v1          W           ]         regulator-vpll1          ti,twl4030-vpll1          regulator-vpll2          ti,twl4030-vpll2            { w@         w@      	  lvdds_dsi          regulator-vsim           ti,twl4030-vsim         { w@         -        W           ]         gpio             ti,twl4030-gpio                                                    $        W          ]        twl4030-usb          ti,twl4030-usb              
           0           >           L           Z           c            W           ]         pwm          ti,twl4030-pwm          n         pwmled           ti,twl4030-pwmled           n         pwrbutton            ti,twl4030-pwrbutton                      keypad           ti,twl4030-keypad                       y                    madc             ti,twl4030-madc                                    i2c@48072000             ti,omap3-i2c             xH                 9                            tx rx                                      i2c2          i2c@48060000             ti,omap3-i2c             xH                 =                            tx rx                                      i2c3            +default         9                    W  
        ]  
   eeprom@50         
   ti,eeprom            x   P         mailbox@48094000             ti,omap3-mailbox             mailbox          xH	@                                                    dsp                                                 spi@48098000             ti,omap2-mcspi           xH	                A                                   mcspi1                   @        #      $      %      &      '      (      )      *         tx0 rx0 tx1 rx1 tx2 rx2 tx3 rx3       spi@4809a000             ti,omap2-mcspi           xH	                B                                   mcspi2                            +      ,      -      .        tx0 rx0 tx1 rx1       spi@480b8000             ti,omap2-mcspi           xH                [                                   mcspi3                                                      tx0 rx0 tx1 rx1       spi@480ba000             ti,omap2-mcspi           xH                0                                   mcspi4                           F      G        tx0 rx0       1w@480b2000          ti,omap3-1w          xH                 :         hdq1w         mmc@4809c000             ti,omap3-hsmmc           xH	                S         mmc1                           =      >        tx rx                      +default         9                      (           8         mmc@480b4000             ti,omap3-hsmmc           xH@                V         mmc2                  /      0        tx rx           +default         9                         (           8            B      mmc@480ad000             ti,omap3-hsmmc           xH
                ^         mmc3                  M      N        tx rx         	  Pdisabled          mmu@480bd400            W             ti,omap2-iommu           xH                         mmu_isp         d           W          ]        mmu@5d000000            W             ti,omap2-iommu           x]                           mmu_iva       	  Pdisabled          wdt@48314000             ti,omap3-wdt             xH1@          
   wd_timer2         mcbsp@48074000           ti,omap3-mcbsp           xH@            tmpu                ;   <        ~common tx rx                        mcbsp1                               tx rx         	  Pdisabled          mcbsp@49022000           ti,omap3-mcbsp           xI     I            tmpu sidetone                   >   ?           ~common tx rx sidetone                       mcbsp2 mcbsp2_sidetone                !      "        tx rx           Pokay            +default         9           W          ]        mcbsp@49024000           ti,omap3-mcbsp           xI@    I            tmpu sidetone                   Y   Z           ~common tx rx sidetone                       mcbsp3 mcbsp3_sidetone                              tx rx         	  Pdisabled          mcbsp@49026000           ti,omap3-mcbsp           xI`            tmpu                6   7        ~common tx rx                        mcbsp4                              tx rx         	  Pdisabled          mcbsp@48096000           ti,omap3-mcbsp           xH	`            tmpu                Q   R        ~common tx rx                        mcbsp5                              tx rx         	  Pdisabled          sham@480c3000            ti,omap3-sham            sham             xH0    d            1              E        rx        smartreflex@480cb000             ti,omap3-smartreflex-core            smartreflex_core             xH                      smartreflex@480c9000             ti,omap3-smartreflex-iva             smartreflex_mpu_iva          xH                      timer@48318000           ti,omap3430-timer            xH1                %         timer1                 timer@49032000           ti,omap3430-timer            xI                 &         timer2        timer@49034000           ti,omap3430-timer            xI@                '         timer3        timer@49036000           ti,omap3430-timer            xI`                (         timer4        timer@49038000           ti,omap3430-timer            xI                )         timer5                 timer@4903a000           ti,omap3430-timer            xI                *         timer6                 timer@4903c000           ti,omap3430-timer            xI                +         timer7                 timer@4903e000           ti,omap3430-timer            xI                ,         timer8                          timer@49040000           ti,omap3430-timer            xI                 -         timer9                 timer@48086000           ti,omap3430-timer            xH`                .         timer10                timer@48088000           ti,omap3430-timer            xH                /         timer11                timer@48304000           ti,omap3430-timer            xH0@                _         timer12                         usbhstll@48062000            ti,usbhs-tll             xH                 N         usb_tll_hs        usbhshost@48064000           ti,usbhs-host            xH@             usb_host_hs                                          	  ehci-phy       ohci@48064400            ti,ohci-omap3            xHD             &               L      ehci@48064800            ti,ehci-omap             xHH             &               M                    gpmc@6e000000            ti,omap3430-gpmc             gpmc             xn                                                                                                 ,         nand@0,0            micron,mt29c4g96maz          x                              "           4bch8            D            U            c   ,        u   ,                      "           ,           (           6           @           R           R           (                                        partition@0         5SPL          x             partition@80000         5U-Boot           x            partition@1c0000            5Environment          x (           partition@280000            5Kernel           x 8   0        partition@780000            5Filesystem           x h             ethernet@gpmc            smsc,lan9221 smsc,lan9115           ;            F        U            c   *        u   $                                         X               *        f               $           <           6           $        t                                                  *                                                                    +default         9            x                   &                           usb_otg_hs@480ab000          ti,omap3-musb            xH
                \   ]        ~mc dma           usb_otg_hs          4           ?           G           P            _                    	  gusb2-phy            ^           q   2      dss@48050000             ti,omap3-dss             xH             Pok        	   dss_core             |            fck                                       dispc@48050400           ti,omap3-dispc           xH                      
   dss_dispc            |            fck       encoder@4804fc00             ti,omap3-dsi             xH    H    @H             tproto phy pll                     	  Pdisabled          	   dss_dsi1             |               fck sys_clk       encoder@48050800             ti,omap3-rfbi            xH          	  Pdisabled          	   dss_rfbi             |               fck ick       encoder@48050c00             ti,omap3-venc            xH          	  Pdisabled          	   dss_venc             |               fck tv_dac_clk        port       endpoint            w                      W          ]              ssi-controller@48058000          ti,omap3-ssi             ssi         Pok           xH    H            tsys gdd             G        ~gdd_mpu                                             |   r                ssi_ssr_fck ssi_sst_fck ssi_ick    ssi-port@4805a000            ti,omap3-ssi-port            xH    H            ttx rx            &               C   D      ssi-port@4805b000            ti,omap3-ssi-port            xH    H            ttx rx            &               E   F         serial@49042000          ti,omap3-uart            xI                 P              Q      R        tx rx            uart4           l       regulator-abb-mpu         
   ti,abb-v1           labb_mpu_iva                                   xH0r   H0h           tbase-address int-address                        |                               `   s                     O                     7                                              pinmux@480025a0           ti,omap3-padconf pinctrl-single          xH %   \                                                                              +default         9     pinmux_hsusbb1_pins       `  C   :      8      L     N     <     >     @     B     D     F     H     J          W          ]        pinmux_leds_pins            C   T      V      X           W          ]           isp@480bc000             ti,omap3-isp             xH   H                                  e                              ports                                         sound            ti,omap-twl4030         igep2                   regulator-vdd33          regulator-fixed         lvdd33                  regulator-vddvario           regulator-fixed       	  lvddvario                     W           ]         regulator-vdd33a             regulator-fixed         lvdd33a                   W           ]         leds            +default         9        
   gpio-leds      boot            5omap3:green:boot                             %on        user0           5omap3:red:user0                          %off       user1           5omap3:red:user1                          %off       user2           5omap3:green:user1                            hsusb1_power_reg             regulator-fixed         lhsusb1_vbus         { 2Z         2Z        3                8 p        W          ]        hsusb1_phy           usb-nop-xceiv           I                U          W           ]         encoder@0         
   ti,tfp410           `      
      ports                                port@0           x       endpoint@0          w          W           ]            port@1           x      endpoint@0          w  	        W          ]                 connector@0          dvi-connector           5dvi          p        x  
   port       endpoint            w          W  	        ]  	            lbee1usjyc_pdn           regulator-fixed         lregulator-lbee1usjyc-pdn            { 2Z         2Z        3     
            8  '                 W           ]         lbee1usjyc_reset_n_w             regulator-fixed         lregulator-lbee1usjyc-reset-n-w          { 2Z         2Z        3                          W           ]            	#address-cells #size-cells compatible interrupt-parent model i2c0 i2c1 i2c2 serial0 serial1 serial2 serial3 device_type reg clocks clock-names clock-latency operating-points interrupts ti,hwmods ranges #interrupt-cells interrupt-controller pinctrl-single,register-width pinctrl-single,function-mask pinctrl-names pinctrl-0 pinctrl-single,pins linux,phandle syscon regulator-name regulator-min-microvolt regulator-max-microvolt #clock-cells ti,bit-shift dmas dma-names clock-frequency ti,max-div ti,index-starts-at-one clock-mult clock-div ti,set-bit-to-disable ti,clock-mult ti,clock-div ti,set-rate-parent ti,index-power-of-two ti,low-power-stop ti,lock ti,low-power-bypass ti,dividers #dma-cells dma-channels dma-requests ti,gpio-always-on gpio-controller #gpio-cells interrupts-extended bci3v1-supply ti,use-leds usb1v5-supply usb1v8-supply usb3v1-supply usb_mode #phy-cells #pwm-cells keypad,num-rows keypad,num-columns #io-channel-cells #mbox-cells ti,mbox-num-users ti,mbox-num-fifos ti,mbox-tx ti,mbox-rx ti,spi-num-cs ti,dual-volt pbias-supply vmmc-supply vmmc_aux-supply bus-width non-removable status #iommu-cells ti,#tlb-entries reg-names interrupt-names ti,buffer-size ti,timer-alwon ti,timer-dsp ti,timer-pwm ti,timer-secure port1-mode phys gpmc,num-cs gpmc,num-waitpins linux,mtd-name nand-bus-width gpmc,device-width ti,nand-ecc-opt gpmc,sync-clk-ps gpmc,cs-on-ns gpmc,cs-rd-off-ns gpmc,cs-wr-off-ns gpmc,adv-on-ns gpmc,adv-rd-off-ns gpmc,adv-wr-off-ns gpmc,we-off-ns gpmc,oe-off-ns gpmc,access-ns gpmc,rd-cycle-ns gpmc,wr-cycle-ns gpmc,wr-access-ns gpmc,wr-data-mux-bus-ns label bank-width gpmc,mux-add-data gpmc,oe-on-ns gpmc,we-on-ns gpmc,page-burst-access-ns gpmc,bus-turnaround-ns gpmc,cycle2cycle-delay-ns gpmc,cycle2cycle-samecsen gpmc,cycle2cycle-diffcsen vddvario-supply vdd33a-supply reg-io-width smsc,save-mac-address multipoint num-eps ram-bits interface-type usb-phy phy-names power remote-endpoint data-lines #address-cell ti,tranxdone-status-mask ti,settling-time ti,clock-cycles ti,abb_info iommus ti,phy-type ti,model ti,mcbsp regulator-always-on gpios default-state gpio startup-delay-us reset-gpios vcc-supply powerdown-gpios digital ddc-i2c-bus enable-active-high 