     8     (            	%  H                                                      D   gumstix,omap3-overo-summit gumstix,omap3-overo ti,omap36xx ti,omap3          &         /   7OMAP36xx/AM37xx/DM37xx Gumstix Overo on Summit     chosen        aliases          =/ocp/i2c@48070000            B/ocp/i2c@48072000            G/ocp/i2c@48060000            L/ocp/serial@4806a000             T/ocp/serial@4806c000             \/ocp/serial@49020000             d/ocp/serial@49042000             l/connector@0          memory           umemory                         cpus                                 cpu@0            arm,cortex-a8            ucpu                                   cpu                      s 	' O 5  7         pmu          arm,cortex-a8-pmu            T                           debugss       soc          ti,omap-infra      mpu          ti,omap3-mpu             mpu       iva       
   ti,iva2.2            iva    dsp          ti,omap3-c64                ocp          ti,omap3-l3-smx simple-bus           h                  	   
                                            l3_main    l4@48000000          ti,omap3-l4-core simple-bus                                       H         scm@2000             ti,omap3-scm simple-bus                                                                   pinmux@30             ti,omap3-padconf pinctrl-single             0  8                                                                              4default         B           L           R      pinmux_uart2_pins            Z  <    >     @     B          L           R         pinmux_i2c1_pins            Z                  L           R         pinmux_mmc1_pins          0  Z                                L           R         pinmux_mmc2_pins          0  Z  (    *    ,    .    0    2          L           R         pinmux_w3cbw003c_pins           Z        l           L          R        pinmux_hsusb2_pins        @  Z                                          L           R         pinmux_twl4030_pins         Z    A        L           R         pinmux_i2c3_pins            Z                  L           R         pinmux_uart3_pins           Z  n     p            L           R         pinmux_dss_dpi_pins         Z                                                                                                                                                                                                            L           R            scm_conf@270             syscon simple-bus              p  0                                        p  0        L           R      pbias_regulator          ti,pbias-omap3 ti,pbias-omap                          n      pbias_mmc_omap2430          upbias_mmc_omap2430           w@         -        L           R            clocks                               mcbsp5_mux_fck                       ti,composite-mux-clock                                        h        L           R         mcbsp5_fck                       ti,composite-clock                       mcbsp1_mux_fck                       ti,composite-mux-clock                                                L   
        R   
      mcbsp1_fck                       ti,composite-clock              	   
      mcbsp2_mux_fck                       ti,composite-mux-clock                                                L           R         mcbsp2_fck                       ti,composite-clock                       mcbsp3_mux_fck                       ti,composite-mux-clock                             h        L           R         mcbsp3_fck                       ti,composite-clock                       mcbsp4_mux_fck                       ti,composite-mux-clock                                        h        L           R         mcbsp4_fck                       ti,composite-clock                             clockdomains          pinmux@a00            ti,omap3-padconf pinctrl-single            
    \                                                                         pinmux_twl4030_vpins             Z                                   L           R                  aes@480c5000             ti,omap3-aes             aes          HP    P                           A      B        tx rx         prm@48306000             ti,omap3-prm             H0`   @                clocks                               virt_16_8m_ck                        fixed-clock          Y         L           R         osc_sys_ck                       ti,mux-clock                                          @        L           R         sys_ck                       ti,divider-clock                                                 p                 L           R         sys_clkout1                      ti,gate-clock                          p                 dpll3_x2_ck                      fixed-factor-clock                                          dpll3_m2x2_ck                        fixed-factor-clock                                            L           R         dpll4_x2_ck                      fixed-factor-clock                                          corex2_fck                       fixed-factor-clock                                            L           R         wkup_l4_ick                      fixed-factor-clock                                            L   N        R   N      corex2_d3_fck                        fixed-factor-clock                                            L           R         corex2_d5_fck                        fixed-factor-clock                                            L           R            clockdomains             cm@48004000          ti,omap3-cm          H @   @    clocks                               dummy_apb_pclk                       fixed-clock                   omap_32k_fck                         fixed-clock                    L   @        R   @      virt_12m_ck                      fixed-clock                   L           R         virt_13m_ck                      fixed-clock          ]@        L           R         virt_19200000_ck                         fixed-clock         $         L           R         virt_26000000_ck                         fixed-clock                 L           R         virt_38_4m_ck                        fixed-clock         I         L           R         dpll4_ck                         ti,omap3-dpll-per-j-type-clock                                  D  0        L           R         dpll4_m2_ck                      ti,divider-clock                           ?           H                 L            R          dpll4_m2x2_mul_ck                        fixed-factor-clock                                             L   !        R   !      dpll4_m2x2_ck                        ti,hsdiv-gate-clock             !                                $        L   "        R   "      omap_96m_alwon_fck                       fixed-factor-clock              "                              L   )        R   )      dpll3_ck                         ti,omap3-dpll-core-clock                                    @  0        L           R         dpll3_m3_ck                      ti,divider-clock                                                 @                 L   #        R   #      dpll3_m3x2_mul_ck                        fixed-factor-clock              #                              L   $        R   $      dpll3_m3x2_ck                        ti,hsdiv-gate-clock             $                                $        L   %        R   %      emu_core_alwon_ck                        fixed-factor-clock              %                              L   b        R   b      sys_altclk                       fixed-clock                     L   .        R   .      mcbsp_clks                       fixed-clock                     L           R         dpll3_m2_ck                      ti,divider-clock                                                 @                 L           R         core_ck                      fixed-factor-clock                                            L   &        R   &      dpll1_fck                        ti,divider-clock                &                                 	@                 L   '        R   '      dpll1_ck                         ti,omap3-dpll-clock                '           	  	$  	@  	4        L           R         dpll1_x2_ck                      fixed-factor-clock                                            L   (        R   (      dpll1_x2m2_ck                        ti,divider-clock                (                      	D                 L   <        R   <      cm_96m_fck                       fixed-factor-clock              )                              L   *        R   *      omap_96m_fck                         ti,mux-clock                *                         @        L   E        R   E      dpll4_m3_ck                      ti,divider-clock                                                  @                 L   +        R   +      dpll4_m3x2_mul_ck                        fixed-factor-clock              +                              L   ,        R   ,      dpll4_m3x2_ck                        ti,hsdiv-gate-clock             ,                                $        L   -        R   -      omap_54m_fck                         ti,mux-clock                -   .                      @        L   8        R   8      cm_96m_d2_fck                        fixed-factor-clock              *                              L   /        R   /      omap_48m_fck                         ti,mux-clock                /   .                      @        L   0        R   0      omap_12m_fck                         fixed-factor-clock              0                              L   G        R   G      dpll4_m4_ck                      ti,divider-clock                                       @                 L   1        R   1      dpll4_m4x2_mul_ck                        ti,fixed-factor-clock               1        :           H            U        L   2        R   2      dpll4_m4x2_ck                        ti,gate-clock               2                                $         U        L           R         dpll4_m5_ck                      ti,divider-clock                           ?           @                 L   3        R   3      dpll4_m5x2_mul_ck                        ti,fixed-factor-clock               3        :           H            U        L   4        R   4      dpll4_m5x2_ck                        ti,hsdiv-gate-clock             4                                $         U        L   j        R   j      dpll4_m6_ck                      ti,divider-clock                                      ?           @                 L   5        R   5      dpll4_m6x2_mul_ck                        fixed-factor-clock              5                              L   6        R   6      dpll4_m6x2_ck                        ti,hsdiv-gate-clock             6                                $        L   7        R   7      emu_per_alwon_ck                         fixed-factor-clock              7                              L   c        R   c      clkout2_src_gate_ck                       ti,composite-no-wait-gate-clock             &                      p        L   9        R   9      clkout2_src_mux_ck                       ti,composite-mux-clock              &      *   8           p        L   :        R   :      clkout2_src_ck                       ti,composite-clock              9   :        L   ;        R   ;      sys_clkout2                      ti,divider-clock                ;                      @           p         h      mpu_ck                       fixed-factor-clock              <                              L   =        R   =      arm_fck                      ti,divider-clock                =           	$                 emu_mpu_alwon_ck                         fixed-factor-clock              =                              L   d        R   d      l3_ick                       ti,divider-clock                &                      
@                 L   >        R   >      l4_ick                       ti,divider-clock                >                                 
@                 L   ?        R   ?      rm_ick                       ti,divider-clock                ?                                 @               gpt10_gate_fck                       ti,composite-gate-clock                                   
         L   A        R   A      gpt10_mux_fck                        ti,composite-mux-clock              @                         
@        L   B        R   B      gpt10_fck                        ti,composite-clock              A   B      gpt11_gate_fck                       ti,composite-gate-clock                                   
         L   C        R   C      gpt11_mux_fck                        ti,composite-mux-clock              @                         
@        L   D        R   D      gpt11_fck                        ti,composite-clock              C   D      core_96m_fck                         fixed-factor-clock              E                              L           R         mmchs2_fck                       ti,wait-gate-clock                         
                    L           R         mmchs1_fck                       ti,wait-gate-clock                         
                    L           R         i2c3_fck                         ti,wait-gate-clock                         
                    L           R         i2c2_fck                         ti,wait-gate-clock                         
                    L           R         i2c1_fck                         ti,wait-gate-clock                         
                    L           R         mcbsp5_gate_fck                      ti,composite-gate-clock                        
           
         L           R         mcbsp1_gate_fck                      ti,composite-gate-clock                        	           
         L   	        R   	      core_48m_fck                         fixed-factor-clock              0                              L   F        R   F      mcspi4_fck                       ti,wait-gate-clock              F           
                    L           R         mcspi3_fck                       ti,wait-gate-clock              F           
                    L           R         mcspi2_fck                       ti,wait-gate-clock              F           
                    L           R         mcspi1_fck                       ti,wait-gate-clock              F           
                    L           R         uart2_fck                        ti,wait-gate-clock              F           
                    L           R         uart1_fck                        ti,wait-gate-clock              F           
                    L           R         core_12m_fck                         fixed-factor-clock              G                              L   H        R   H      hdq_fck                      ti,wait-gate-clock              H           
                    L           R         core_l3_ick                      fixed-factor-clock              >                              L   I        R   I      sdrc_ick                         ti,wait-gate-clock              I           
                   L           R         gpmc_fck                         fixed-factor-clock              I                            core_l4_ick                      fixed-factor-clock              ?                              L   J        R   J      mmchs2_ick                       ti,omap3-interface-clock                J           
                   L           R         mmchs1_ick                       ti,omap3-interface-clock                J           
                   L           R         hdq_ick                      ti,omap3-interface-clock                J           
                   L           R         mcspi4_ick                       ti,omap3-interface-clock                J           
                   L           R         mcspi3_ick                       ti,omap3-interface-clock                J           
                   L           R         mcspi2_ick                       ti,omap3-interface-clock                J           
                   L           R         mcspi1_ick                       ti,omap3-interface-clock                J           
                   L           R         i2c3_ick                         ti,omap3-interface-clock                J           
                   L           R         i2c2_ick                         ti,omap3-interface-clock                J           
                   L           R         i2c1_ick                         ti,omap3-interface-clock                J           
                   L           R         uart2_ick                        ti,omap3-interface-clock                J           
                   L           R         uart1_ick                        ti,omap3-interface-clock                J           
                   L           R         gpt11_ick                        ti,omap3-interface-clock                J           
                   L           R         gpt10_ick                        ti,omap3-interface-clock                J           
                   L           R         mcbsp5_ick                       ti,omap3-interface-clock                J           
           
        L           R         mcbsp1_ick                       ti,omap3-interface-clock                J           
           	        L           R         omapctrl_ick                         ti,omap3-interface-clock                J           
                   L           R         dss_tv_fck                       ti,gate-clock               8                               L           R         dss_96m_fck                      ti,gate-clock               E                               L           R         dss2_alwon_fck                       ti,gate-clock                                              L           R         dummy_ck                         fixed-clock                   gpt1_gate_fck                        ti,composite-gate-clock                                             L   K        R   K      gpt1_mux_fck                         ti,composite-mux-clock              @              @        L   L        R   L      gpt1_fck                         ti,composite-clock              K   L      aes2_ick                         ti,omap3-interface-clock                J                      
        L           R         wkup_32k_fck                         fixed-factor-clock              @                              L   M        R   M      gpio1_dbck                       ti,gate-clock               M                               L           R         sha12_ick                        ti,omap3-interface-clock                J           
                   L           R         wdt2_fck                         ti,wait-gate-clock              M                               L           R         wdt2_ick                         ti,omap3-interface-clock                N                              L           R         wdt1_ick                         ti,omap3-interface-clock                N                              L           R         gpio1_ick                        ti,omap3-interface-clock                N                              L           R         omap_32ksync_ick                         ti,omap3-interface-clock                N                              L           R         gpt12_ick                        ti,omap3-interface-clock                N                              L           R         gpt1_ick                         ti,omap3-interface-clock                N                               L           R         per_96m_fck                      fixed-factor-clock              )                              L           R         per_48m_fck                      fixed-factor-clock              0                              L   O        R   O      uart3_fck                        ti,wait-gate-clock              O                               L           R         gpt2_gate_fck                        ti,composite-gate-clock                                            L   P        R   P      gpt2_mux_fck                         ti,composite-mux-clock              @              @        L   Q        R   Q      gpt2_fck                         ti,composite-clock              P   Q      gpt3_gate_fck                        ti,composite-gate-clock                                            L   R        R   R      gpt3_mux_fck                         ti,composite-mux-clock              @                         @        L   S        R   S      gpt3_fck                         ti,composite-clock              R   S      gpt4_gate_fck                        ti,composite-gate-clock                                            L   T        R   T      gpt4_mux_fck                         ti,composite-mux-clock              @                         @        L   U        R   U      gpt4_fck                         ti,composite-clock              T   U      gpt5_gate_fck                        ti,composite-gate-clock                                            L   V        R   V      gpt5_mux_fck                         ti,composite-mux-clock              @                         @        L   W        R   W      gpt5_fck                         ti,composite-clock              V   W      gpt6_gate_fck                        ti,composite-gate-clock                                            L   X        R   X      gpt6_mux_fck                         ti,composite-mux-clock              @                         @        L   Y        R   Y      gpt6_fck                         ti,composite-clock              X   Y      gpt7_gate_fck                        ti,composite-gate-clock                                            L   Z        R   Z      gpt7_mux_fck                         ti,composite-mux-clock              @                         @        L   [        R   [      gpt7_fck                         ti,composite-clock              Z   [      gpt8_gate_fck                        ti,composite-gate-clock                        	                    L   \        R   \      gpt8_mux_fck                         ti,composite-mux-clock              @                         @        L   ]        R   ]      gpt8_fck                         ti,composite-clock              \   ]      gpt9_gate_fck                        ti,composite-gate-clock                        
                    L   ^        R   ^      gpt9_mux_fck                         ti,composite-mux-clock              @                         @        L   _        R   _      gpt9_fck                         ti,composite-clock              ^   _      per_32k_alwon_fck                        fixed-factor-clock              @                              L   `        R   `      gpio6_dbck                       ti,gate-clock               `                               L           R         gpio5_dbck                       ti,gate-clock               `                               L           R         gpio4_dbck                       ti,gate-clock               `                               L           R         gpio3_dbck                       ti,gate-clock               `                               L           R         gpio2_dbck                       ti,gate-clock               `                               L           R         wdt3_fck                         ti,wait-gate-clock              `                               L           R         per_l4_ick                       fixed-factor-clock              ?                              L   a        R   a      gpio6_ick                        ti,omap3-interface-clock                a                              L           R         gpio5_ick                        ti,omap3-interface-clock                a                              L           R         gpio4_ick                        ti,omap3-interface-clock                a                              L           R         gpio3_ick                        ti,omap3-interface-clock                a                              L           R         gpio2_ick                        ti,omap3-interface-clock                a                              L           R         wdt3_ick                         ti,omap3-interface-clock                a                              L           R         uart3_ick                        ti,omap3-interface-clock                a                              L           R         uart4_ick                        ti,omap3-interface-clock                a                              L           R         gpt9_ick                         ti,omap3-interface-clock                a                      
        L           R         gpt8_ick                         ti,omap3-interface-clock                a                      	        L           R         gpt7_ick                         ti,omap3-interface-clock                a                              L           R         gpt6_ick                         ti,omap3-interface-clock                a                              L           R         gpt5_ick                         ti,omap3-interface-clock                a                              L           R         gpt4_ick                         ti,omap3-interface-clock                a                              L           R         gpt3_ick                         ti,omap3-interface-clock                a                              L           R         gpt2_ick                         ti,omap3-interface-clock                a                              L           R         mcbsp2_ick                       ti,omap3-interface-clock                a                               L           R         mcbsp3_ick                       ti,omap3-interface-clock                a                              L           R         mcbsp4_ick                       ti,omap3-interface-clock                a                              L           R         mcbsp2_gate_fck                      ti,composite-gate-clock                                             L           R         mcbsp3_gate_fck                      ti,composite-gate-clock                                            L           R         mcbsp4_gate_fck                      ti,composite-gate-clock                                            L           R         emu_src_mux_ck                       ti,mux-clock                   b   c   d           @        L   e        R   e      emu_src_ck                       ti,clkdm-gate-clock             e        L   f        R   f      pclk_fck                         ti,divider-clock                f                                 @               pclkx2_fck                       ti,divider-clock                f                                 @               atclk_fck                        ti,divider-clock                f                                 @               traceclk_src_fck                         ti,mux-clock                   b   c   d                      @        L   g        R   g      traceclk_fck                         ti,divider-clock                g                                 @               secure_32k_fck                       fixed-clock                    L   h        R   h      gpt12_fck                        fixed-factor-clock              h                            wdt1_fck                         fixed-factor-clock              h                            security_l4_ick2                         fixed-factor-clock              ?                              L   i        R   i      aes1_ick                         ti,omap3-interface-clock                i                      
      rng_ick                      ti,omap3-interface-clock                i           
                 sha11_ick                        ti,omap3-interface-clock                i           
                 des1_ick                         ti,omap3-interface-clock                i           
                  cam_mclk                         ti,gate-clock               j                                 U      cam_ick                   !   ti,omap3-no-wait-interface-clock                ?                               L           R         csi2_96m_fck                         ti,gate-clock                                              L           R         security_l3_ick                      fixed-factor-clock              >                              L   k        R   k      pka_ick                      ti,omap3-interface-clock                k           
                 icr_ick                      ti,omap3-interface-clock                J           
                 des2_ick                         ti,omap3-interface-clock                J           
                 mspro_ick                        ti,omap3-interface-clock                J           
                 mailboxes_ick                        ti,omap3-interface-clock                J           
                 ssi_l4_ick                       fixed-factor-clock              ?                              L   r        R   r      sr1_fck                      ti,wait-gate-clock                                           sr2_fck                      ti,wait-gate-clock                                           sr_l4_ick                        fixed-factor-clock              ?                            dpll2_fck                        ti,divider-clock                &                                  @                 L   l        R   l      dpll2_ck                         ti,omap3-dpll-clock                l               $   @   4         ~                          L   m        R   m      dpll2_m2_ck                      ti,divider-clock                m                       D                 L   n        R   n      iva2_ck                      ti,wait-gate-clock              n                                 L           R         modem_fck                        ti,omap3-interface-clock                           
                    L           R         sad2d_ick                        ti,omap3-interface-clock                >           
                   L           R         mad2d_ick                        ti,omap3-interface-clock                >           
                   L           R         mspro_fck                        ti,wait-gate-clock                         
                  ssi_ssr_gate_fck_3430es2                          ti,composite-no-wait-gate-clock                                    
         L   o        R   o      ssi_ssr_div_fck_3430es2                      ti,composite-divider-clock                                    
@      $                                        L   p        R   p      ssi_ssr_fck_3430es2                      ti,composite-clock              o   p        L   q        R   q      ssi_sst_fck_3430es2                      fixed-factor-clock              q                              L           R         hsotgusb_ick_3430es2                      "   ti,omap3-hsotgusb-interface-clock               I           
                   L           R         ssi_ick_3430es2                      ti,omap3-ssi-interface-clock                r           
                    L           R         usim_gate_fck                        ti,composite-gate-clock             E           	                    L   }        R   }      sys_d2_ck                        fixed-factor-clock                                            L   t        R   t      omap_96m_d2_fck                      fixed-factor-clock              E                              L   u        R   u      omap_96m_d4_fck                      fixed-factor-clock              E                              L   v        R   v      omap_96m_d8_fck                      fixed-factor-clock              E                              L   w        R   w      omap_96m_d10_fck                         fixed-factor-clock              E                      
        L   x        R   x      dpll5_m2_d4_ck                       fixed-factor-clock              s                              L   y        R   y      dpll5_m2_d8_ck                       fixed-factor-clock              s                              L   z        R   z      dpll5_m2_d16_ck                      fixed-factor-clock              s                              L   {        R   {      dpll5_m2_d20_ck                      fixed-factor-clock              s                              L   |        R   |      usim_mux_fck                         ti,composite-mux-clock        (         t   u   v   w   x   y   z   {   |                      @                 L   ~        R   ~      usim_fck                         ti,composite-clock              }   ~      usim_ick                         ti,omap3-interface-clock                N                      	        L           R         dpll5_ck                         ti,omap3-dpll-clock                             $  L  4         ~                 L           R         dpll5_m2_ck                      ti,divider-clock                                      P                 L   s        R   s      sgx_gate_fck                         ti,composite-gate-clock             &                               L           R         core_d3_ck                       fixed-factor-clock              &                              L           R         core_d4_ck                       fixed-factor-clock              &                              L           R         core_d6_ck                       fixed-factor-clock              &                              L           R         omap_192m_alwon_fck                      fixed-factor-clock              "                              L           R         core_d2_ck                       fixed-factor-clock              &                              L           R         sgx_mux_fck                      ti,composite-mux-clock                        *                       @        L           R         sgx_fck                      ti,composite-clock                       sgx_ick                      ti,wait-gate-clock              >                               L           R         cpefuse_fck                      ti,gate-clock                          
                    L           R         ts_fck                       ti,gate-clock               @           
                   L           R         usbtll_fck                       ti,wait-gate-clock              s           
                   L           R         usbtll_ick                       ti,omap3-interface-clock                J           
                   L           R         mmchs3_ick                       ti,omap3-interface-clock                J           
                   L           R         mmchs3_fck                       ti,wait-gate-clock                         
                    L           R         dss1_alwon_fck_3430es2                       ti,dss-gate-clock                                                U        L           R         dss_ick_3430es2                      ti,omap3-dss-interface-clock                ?                               L           R         usbhost_120m_fck                         ti,gate-clock               s                               L           R         usbhost_48m_fck                      ti,dss-gate-clock               0                                L           R         usbhost_ick                      ti,omap3-dss-interface-clock                ?                               L           R         uart4_fck                        ti,wait-gate-clock              O                               L           R            clockdomains       core_l3_clkdm            ti,clockdomain                       dpll3_clkdm          ti,clockdomain                    dpll1_clkdm          ti,clockdomain                    per_clkdm            ti,clockdomain        l                                                                                          emu_clkdm            ti,clockdomain              f      dpll4_clkdm          ti,clockdomain                    wkup_clkdm           ti,clockdomain        $                                    dss_clkdm            ti,clockdomain                                core_l4_clkdm            ti,clockdomain                                                                                                                                cam_clkdm            ti,clockdomain                       iva2_clkdm           ti,clockdomain                    dpll2_clkdm          ti,clockdomain              m      d2d_clkdm            ti,clockdomain                          dpll5_clkdm          ti,clockdomain                    sgx_clkdm            ti,clockdomain                    usbhost_clkdm            ti,clockdomain                                counter@48320000             ti,omap-counter32k           H2               counter_32k       interrupt-controller@48200000            ti,omap3-intc                                  H              L           R         dma-controller@48056000       "   ti,omap3630-sdma ti,omap3430-sdma            H`                                                           `        L           R         gpio@48310000            ti,omap3-gpio            H1                          gpio1                                                              L          R        gpio@49050000            ti,omap3-gpio            I                          gpio2                                                     L          R        gpio@49052000            ti,omap3-gpio            I                          gpio3                                                   gpio@49054000            ti,omap3-gpio            I@                          gpio4                                                   gpio@49056000            ti,omap3-gpio            I`                !         gpio5                                                   gpio@49058000            ti,omap3-gpio            I                "         gpio6                                                     L          R        serial@4806a000          ti,omap3-uart            H                   H              1      2        tx rx            uart1           l       serial@4806c000          ti,omap3-uart            H                  I              3      4        tx rx            uart2           l         4default         B         serial@49020000          ti,omap3-uart            I                   J     n              5      6        tx rx            uart3           l         4default         B         i2c@48070000             ti,omap3-i2c             H                 8                            tx rx                                      i2c1            4default         B            '@   twl@48              H                     &            ti,twl4030                                4default         B         audio            ti,twl4030-audio       codec            rtc          ti,twl4030-rtc                    bci          ti,twl4030-bci              	                    watchdog             ti,twl4030-wdt        regulator-vaux1          ti,twl4030-vaux1          regulator-vaux2          ti,twl4030-vaux2          regulator-vaux3          ti,twl4030-vaux3          regulator-vaux4          ti,twl4030-vaux4          regulator-vdd1           ti,twl4030-vdd1          	'                regulator-vdac           ti,twl4030-vdac          w@         w@      regulator-vio            ti,twl4030-vio        regulator-vintana1           ti,twl4030-vintana1       regulator-vintana2           ti,twl4030-vintana2       regulator-vintdig            ti,twl4030-vintdig        regulator-vmmc1          ti,twl4030-vmmc1             :         0        L           R         regulator-vmmc2          ti,twl4030-vmmc2             :         0      regulator-vusb1v5            ti,twl4030-vusb1v5          L           R         regulator-vusb1v8            ti,twl4030-vusb1v8          L           R         regulator-vusb3v1            ti,twl4030-vusb3v1          L           R         regulator-vpll1          ti,twl4030-vpll1          regulator-vpll2          ti,twl4030-vpll2             w@         w@         -      regulator-vsim           ti,twl4030-vsim          w@         -      gpio             ti,twl4030-gpio                                                    A      twl4030-usb          ti,twl4030-usb              
           M           [           i           w                       L           R         pwm          ti,twl4030-pwm                   pwmled           ti,twl4030-pwmled                      L           R         pwrbutton            ti,twl4030-pwrbutton                      keypad           ti,twl4030-keypad                                           madc             ti,twl4030-madc                                    i2c@48072000             ti,omap3-i2c             H                 9                            tx rx                                      i2c2          	  disabled          i2c@48060000             ti,omap3-i2c             H                 =                            tx rx                                      i2c3            4default         B                    L  	        R  	   eeprom@51            atmel,24c01             Q                 lis33de@1d           st,lis33de st,lis3lv02d                                                                      *   
        <   
        N   
         `         n         |                                                        x           x                     &          &        !        	  disabled             mailbox@48094000             ti,omap3-mailbox             mailbox          H	@                        0           <           N      dsp         `                    k                    spi@48098000             ti,omap2-mcspi           H	                A                                   mcspi1          v         @        #      $      %      &      '      (      )      *         tx0 rx0 tx1 rx1 tx2 rx2 tx3 rx3       spi@4809a000             ti,omap2-mcspi           H	                B                                   mcspi2          v                  +      ,      -      .        tx0 rx0 tx1 rx1       spi@480b8000             ti,omap2-mcspi           H                [                                   mcspi3          v                                            tx0 rx0 tx1 rx1       spi@480ba000             ti,omap2-mcspi           H                0                                   mcspi4          v                 F      G        tx0 rx0       1w@480b2000          ti,omap3-1w          H                 :         hdq1w         mmc@4809c000             ti,omap3-hsmmc           H	                S         mmc1                           =      >        tx rx                      4default         B                               mmc@480b4000             ti,omap3-hsmmc           H@                V         mmc2                  /      0        tx rx           4default         B                                                                       mmc@480ad000             ti,omap3-hsmmc           H
                ^         mmc3                  M      N        tx rx         	  disabled          mmu@480bd400                         ti,omap2-iommu           H                         mmu_isp                    L           R         mmu@5d000000                         ti,omap2-iommu           ]                           mmu_iva       	  disabled          wdt@48314000             ti,omap3-wdt             H1@          
   wd_timer2         mcbsp@48074000           ti,omap3-mcbsp           H@            	mpu                ;   <        common tx rx            #            mcbsp1                               tx rx         	  disabled          mcbsp@49022000           ti,omap3-mcbsp           I     I            	mpu sidetone                   >   ?           common tx rx sidetone           #            mcbsp2 mcbsp2_sidetone                !      "        tx rx           okay            L           R         mcbsp@49024000           ti,omap3-mcbsp           I@    I            	mpu sidetone                   Y   Z           common tx rx sidetone           #            mcbsp3 mcbsp3_sidetone                              tx rx         	  disabled          mcbsp@49026000           ti,omap3-mcbsp           I`            	mpu                6   7        common tx rx            #            mcbsp4                              tx rx         	  disabled          mcbsp@48096000           ti,omap3-mcbsp           H	`            	mpu                Q   R        common tx rx            #            mcbsp5                              tx rx         	  disabled          sham@480c3000            ti,omap3-sham            sham             H0    d            1              E        rx        smartreflex@480cb000             ti,omap3-smartreflex-core            smartreflex_core             H                      smartreflex@480c9000             ti,omap3-smartreflex-iva             smartreflex_mpu_iva          H                      timer@48318000           ti,omap3430-timer            H1                %         timer1           2      timer@49032000           ti,omap3430-timer            I                 &         timer2        timer@49034000           ti,omap3430-timer            I@                '         timer3        timer@49036000           ti,omap3430-timer            I`                (         timer4        timer@49038000           ti,omap3430-timer            I                )         timer5           A      timer@4903a000           ti,omap3430-timer            I                *         timer6           A      timer@4903c000           ti,omap3430-timer            I                +         timer7           A      timer@4903e000           ti,omap3430-timer            I                ,         timer8           N         A      timer@49040000           ti,omap3430-timer            I                 -         timer9           N      timer@48086000           ti,omap3430-timer            H`                .         timer10          N      timer@48088000           ti,omap3430-timer            H                /         timer11          N      timer@48304000           ti,omap3430-timer            H0@                _         timer12          2         [      usbhstll@48062000            ti,usbhs-tll             H                 N         usb_tll_hs        usbhshost@48064000           ti,usbhs-host            H@             usb_host_hs                                          	  kehci-phy       ohci@48064400            ti,ohci-omap3            HD             &               L      ehci@48064800            ti,ehci-omap             HH             &               M        v                gpmc@6e000000            ti,omap3430-gpmc             gpmc             n                         {                                             0           0             +             ,         nand@0,0            micron,mt29c4g96maz                                                    bch8                                       ,        
   ,                   +   "        >   ,        Q   (        `   6        o   @        ~   R           R           (                                        partition@0         SPL                       partition@80000         U-Boot                       partition@1c0000            Environment           $           partition@280000            Kernel            (           partition@780000            Filesystem                              usb_otg_hs@480ab000          ti,omap3-musb            H
                \   ]        mc dma           usb_otg_hs                                                                  v         	  usb2-phy            {              2      dss@48050000             ti,omap3-dss             H             ok        	   dss_core                         fck                                            4default         B      dispc@48050400           ti,omap3-dispc           H                      
   dss_dispc                        fck       encoder@4804fc00             ti,omap3-dsi             H    H    @H             	proto phy pll                     	  disabled          	   dss_dsi1                            fck sys_clk       encoder@48050800             ti,omap3-rfbi            H          	  disabled          	   dss_rfbi                            fck ick       encoder@48050c00             ti,omap3-venc            H          	  disabled          	   dss_venc                            fck tv_dac_clk        port       endpoint                       #           L          R              ssi-controller@48058000          ti,omap3-ssi             ssi         ok           H    H            	sys gdd             G        gdd_mpu                                                q                ssi_ssr_fck ssi_sst_fck ssi_ick    ssi-port@4805a000            ti,omap3-ssi-port            H    H            	tx rx            &               C   D      ssi-port@4805b000            ti,omap3-ssi-port            H    H            	tx rx            &               E   F         serial@49042000          ti,omap3-uart            I                 P              Q      R        tx rx            uart4           l       regulator-abb-mpu         
   ti,abb-v1           uabb_mpu_iva         .                          H0r   H0h           	base-address int-address            <                       U           f         `  v s                     O                     7                                              pinmux@480025a0           ti,omap3-padconf pinctrl-single          H %   \                                                                              4default         B      pinmux_hsusb2_2_pins          0  Z   P      R      T     V     X     Z          L           R         pinmux_w3cbw003c_2_pins         Z   @           L          R        pinmux_led_pins         Z   J           L          R           isp@480bc000             ti,omap3-isp             H   H                                   n                              ports                                         pwmleds       	   pwm-leds       overo           overo:blue:COM                 w5                   mmc0             sound            ti,omap-twl4030         overo                    hsusb2_power_reg             regulator-fixed         uhsusb2_vbus          LK@         LK@                          p                 L          R        hsusb2_phy           usb-nop-xceiv                           	          L           R         regulator-w3cbw003c-npoweron             regulator-fixed         uregulator-w3cbw003c-npoweron             2Z         2Z                                  L           R         regulator-w3cbw003c-wifi-nreset         4default         B             regulator-fixed          uregulator-w3cbw003c-wifi-nreset          2Z         2Z                           '        L           R         regulator-w3cbw003c-bt-nreset            regulator-fixed         uregulator-w3cbw003c-bt-nreset            2Z         2Z                           '        L           R         lis33-3v3-reg            regulator-fixed         ulis33-3v3-reg            2Z         2Z        L           R         lis33-1v8-reg            regulator-fixed         ulis33-1v8-reg            w@         w@        L           R         encoder@0         
   ti,tfp410      ports                                port@0                  endpoint@0                    L           R            port@1                 endpoint@0                    L  
        R  
               connector@0          dvi-connector           dvi          	        	  	   port       endpoint              
        L          R              leds          
   gpio-leds           4default         B     heartbeat           overo:red:gpio21            	               
  heartbeat               	#address-cells #size-cells compatible interrupt-parent model i2c0 i2c1 i2c2 serial0 serial1 serial2 serial3 display0 device_type reg clocks clock-names clock-latency operating-points interrupts ti,hwmods ranges #interrupt-cells interrupt-controller pinctrl-single,register-width pinctrl-single,function-mask pinctrl-names pinctrl-0 linux,phandle pinctrl-single,pins syscon regulator-name regulator-min-microvolt regulator-max-microvolt #clock-cells ti,bit-shift dmas dma-names clock-frequency ti,max-div ti,index-starts-at-one clock-mult clock-div ti,set-bit-to-disable ti,clock-mult ti,clock-div ti,set-rate-parent ti,index-power-of-two ti,low-power-stop ti,lock ti,low-power-bypass ti,dividers #dma-cells dma-channels dma-requests ti,gpio-always-on gpio-controller #gpio-cells interrupts-extended bci3v1-supply regulator-always-on ti,use-leds usb1v5-supply usb1v8-supply usb3v1-supply usb_mode #phy-cells #pwm-cells keypad,num-rows keypad,num-columns #io-channel-cells status pagesize Vdd-supply Vdd_IO-supply st,click-single-x st,click-single-y st,click-single-z st,click-thresh-x st,click-thresh-y st,click-thresh-z st,irq1-click st,irq2-click st,wakeup-x-lo st,wakeup-x-hi st,wakeup-y-lo st,wakeup-y-hi st,wakeup-z-lo st,wakeup-z-hi st,min-limit-x st,min-limit-y st,min-limit-z st,max-limit-x st,max-limit-y st,max-limit-z #mbox-cells ti,mbox-num-users ti,mbox-num-fifos ti,mbox-tx ti,mbox-rx ti,spi-num-cs ti,dual-volt pbias-supply vmmc-supply bus-width vqmmc-supply vmmc_aux-supply cap-sdio-irq non-removable #iommu-cells ti,#tlb-entries reg-names interrupt-names ti,buffer-size ti,timer-alwon ti,timer-dsp ti,timer-pwm ti,timer-secure port2-mode phys gpmc,num-cs gpmc,num-waitpins linux,mtd-name nand-bus-width gpmc,device-width ti,nand-ecc-opt gpmc,sync-clk-ps gpmc,cs-on-ns gpmc,cs-rd-off-ns gpmc,cs-wr-off-ns gpmc,adv-on-ns gpmc,adv-rd-off-ns gpmc,adv-wr-off-ns gpmc,we-off-ns gpmc,oe-off-ns gpmc,access-ns gpmc,rd-cycle-ns gpmc,wr-cycle-ns gpmc,wr-access-ns gpmc,wr-data-mux-bus-ns label multipoint num-eps ram-bits interface-type usb-phy phy-names power remote-endpoint data-lines #address-cell ti,tranxdone-status-mask ti,settling-time ti,clock-cycles ti,abb_info iommus ti,phy-type pwms max-brightness linux,default-trigger ti,model ti,mcbsp gpio startup-delay-us enable-active-high reset-gpios vcc-supply digital ddc-i2c-bus 